数字电子技术第六ppt课件

1、数字电子技术 Digital Electronics Technology第六章 时 序 逻 辑 电 路主要内容：6.1 概述6.2 时序逻辑电路的分析方法6.3 假设干常用的时序逻辑电路6.4 时序逻辑电路的设计方法教学内容及教学要求一一. .重点掌握的内容：重点掌握的内容：1时序逻辑电路的概念及电路构造特点；2同步时序电路的普通分析方法；3同步计数器的普通分析方法；4会用置零法和置数法构成恣意进制计数器。二二. .普通掌握的内容：普通掌握的内容：1同步、异步的概念，电路现态、次态、有效形状、无效形状、有效循环、无效循环、自启动的概念，存放的概念；2同步时序逻辑电路设计方法。3常用的时序逻辑

2、器件内部构造6.1 概述概述 一、组合电路与时序电路的区别一、组合电路与时序电路的区别1. 组合电路：组合电路：电路的输出只与电路的输入有关，电路的输出只与电路的输入有关，与电路的前一时辰的形状无关。与电路的前一时辰的形状无关。2. 时序电路：时序电路：电路在某一给定时辰的输出电路在某一给定时辰的输出取决于该时辰电路的输入取决于该时辰电路的输入还取决于前一时辰电路的形状还取决于前一时辰电路的形状时序电路：时序电路： 组合电路组合电路+触发器触发器电路的形状与时间顺序有关电路的形状与时间顺序有关时序电路由组合电路和存储电路两部分组成，并构成时序电路由组合电路和存储电路两部分组成，并构成反响回路。

3、它是一种在任何时辰输出不仅取决于该电反响回路。它是一种在任何时辰输出不仅取决于该电路的输入，而且还与电路过去输入有关的逻辑电路。路的输入，而且还与电路过去输入有关的逻辑电路。 时序电路具有以下两个特点：时序电路具有以下两个特点： 1. 1. 时序电路中的存储电路通常由触发器组成，时序电路中的存储电路通常由触发器组成，具有记忆过去输入信号的才干。具有记忆过去输入信号的才干。 2. 2.存储电路的输出反响到组合电路的输入端，与输存储电路的输出反响到组合电路的输入端，与输入信号共同决议组合电路的输出。入信号共同决议组合电路的输出。 组合电路存储电路X1XpY1YmQ1QtW1Wr输入输出 时序电路在

4、任何时辰的稳定输出，不仅与时序电路在任何时辰的稳定输出，不仅与该时辰的输入信号有关，而且还与电路原来的该时辰的输入信号有关，而且还与电路原来的形状有关。形状有关。构成时序逻辑电路的根本单元是触发器。构成时序逻辑电路的根本单元是触发器。时序电路的普通构造方式与功能描画方法时序电路的普通构造方式与功能描画方法8时序逻辑电路的模型时序逻辑电路的模型k E CP m 组组合合电电路路 I O 存存储储电电路路 S i j * *电路由组合电路和存储电路组成。电路由组合电路和存储电路组成。 * *电路存在反响。电路存在反响。 构造特征构造特征: : 外部输出输出外部输出输出内部输出鼓励内部输出鼓励内部输

5、入形状内部输入形状外部输入输入外部输入输入9 组合逻辑部分用来产生电路的输出和组合逻辑部分用来产生电路的输出和“鼓励；存储鼓励；存储元件那么用来记忆电路以前时辰的输入情况，并用元件那么用来记忆电路以前时辰的输入情况，并用“形状形状 表征。时钟信号起同步作用。表征。时钟信号起同步作用。 “ “形状是同步时序电路的一个重要概念，它表示时序形状是同步时序电路的一个重要概念，它表示时序电路的过去属性。并且，常称电路当前形状为现态，将电路的过去属性。并且，常称电路当前形状为现态，将改动后的形状称为次态。改动后的形状称为次态。 由此可见，同步时序电路的输出不仅与当时的输入有关，而且由此可见，同步时序电路的

6、输出不仅与当时的输入有关，而且与过去的输入情况即现态有关。与过去的输入情况即现态有关。区别项区别项组合电路组合电路时序电路时序电路电路特性电路特性输出仅与当前输入有关输出仅与当前输入有关输出与当前输入和现态有关输出与当前输入和现态有关电路结构电路结构不含存储元件不含存储元件含存储元件含存储元件函数描述函数描述用输出函数描述用输出函数描述用输出函数和激励函数描述用输出函数和激励函数描述组合电路和时序电路的主要区别组合电路和时序电路的主要区别可以用三个方程组来描画：可以用三个方程组来描画：),(),(),(QXFYqqqxxxfyqqqxxxfylijli输出方程21211212111),(),(

7、),(QXFYqqqxxxgzqqqxxxgzlikli驱动方程21211212111),(*),(),(*QZHQqqqzzzhqqqqzzzhqlillli状态方程2121212111 二、时序逻辑电路的分类：二、时序逻辑电路的分类：按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路一切触发器形状的变化都是在一切触发器形状的变化都是在同一时钟信号操作下同时发生。同一时钟信号操作下同时发生。触发器形状的变化不是同时发生。触发器形状的变化不是同时发生。按按输输出出特特点点可可分分为为Merly型时序逻辑电路型时序逻辑电路Moore型时序逻辑电路型时

8、序逻辑电路输出不仅取决于存储电路的形状，而且还决议输出不仅取决于存储电路的形状，而且还决议于电路当前的输入。即输出是输入与现态的函于电路当前的输入。即输出是输入与现态的函数。数。输出仅决议于存储电路的形状，与电路当输出仅决议于存储电路的形状，与电路当前的输入无关。输出仅与电路的现态有关。前的输入无关。输出仅与电路的现态有关。14米利型和穆尔型时序电路米利型和穆尔型时序电路 组组合合电电路路 I O 存存储储电电路路 E S i j k m 组组合合电电路路 CP 或或 CP 电路的输出是输入变量电路的输出是输入变量A及触发器输出及触发器输出Q1、 Q0 的函数，的函数，这类时序电路亦称为米利型

9、电路这类时序电路亦称为米利型电路 米利型电路米利型电路15 组组合合电电路路 I O 存储电路存储电路 E S i j k m CP 或 CP 组组合合电电路路 电路输出仅仅取决于各触发器的形状，而不受电路当时的电路输出仅仅取决于各触发器的形状，而不受电路当时的输入信号影响或没有输入变量，这类电路称为穆尔型电路输入信号影响或没有输入变量，这类电路称为穆尔型电路 。穆尔型电路穆尔型电路 三、时序逻辑电路的功能描画方法三、时序逻辑电路的功能描画方法逻辑方程组逻辑方程组形状表形状表卡诺图卡诺图形状图形状图时序图时序图逻辑图逻辑图 组合电路的逻辑功能可以用输出方程表达式、真值表和组合电路的逻辑功能可以

10、用输出方程表达式、真值表和波形图来表达。波形图来表达。 时序电路的逻辑功能可以用逻辑方程组、形状表、形状时序电路的逻辑功能可以用逻辑方程组、形状表、形状图和时序图来表达。逻辑方程组包括：输出方程组、鼓励方程组、图和时序图来表达。逻辑方程组包括：输出方程组、鼓励方程组、形状方程组。形状方程组。 三组方程、形状表和形状图之间可直接实现相互转换。三组方程、形状表和形状图之间可直接实现相互转换。且根据其中的恣意一种表达方式，都可以画出时序图。且根据其中的恣意一种表达方式，都可以画出时序图。特性方程：描画触发器逻辑功能的逻辑表达式。特性方程：描画触发器逻辑功能的逻辑表达式。驱动方程：鼓励方程触发器输入信

11、号的逻辑驱动方程：鼓励方程触发器输入信号的逻辑 表达式。表达式。时钟方程：控制时钟时钟方程：控制时钟CLKCLK的逻辑表达式。的逻辑表达式。形状方程：次态方程次态输出的逻辑表达式。形状方程：次态方程次态输出的逻辑表达式。 驱动方程代入特性方程得形状方程。驱动方程代入特性方程得形状方程。输出方程：输出变量的逻辑表达式。输出方程：输出变量的逻辑表达式。1. 逻辑方程组逻辑方程组2. 形状表形状表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。3. 形状图形状图反映时序电路形状转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出4. 时序图时序图 时序图又叫任务波形图，它

12、用波形的方式笼时序图又叫任务波形图，它用波形的方式笼统地表达了输入信号、输出信号、电路的形状等统地表达了输入信号、输出信号、电路的形状等的取值在时间上的对应关系。的取值在时间上的对应关系。 这四种方法从不同侧面突出了时序电路逻这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是一样的，可以辑功能的特点，它们在本质上是一样的，可以相互转换。相互转换。电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程形状方程形状方程形状图、形状图、形状表形状表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：46.2 时序逻辑电路的分析方法时序逻辑电路的分析方法2将驱动方程代入

13、特性方程判别电路逻判别电路逻辑功能辑功能,检查检查自启动自启动3计算同步时序电路的分析方法同步时序电路的分析方法分析：找出给定时序电路的逻辑功能分析：找出给定时序电路的逻辑功能即找出在输入和即找出在输入和CLK作用下，电路的次态和作用下，电路的次态和输出。输出。普通步骤：普通步骤：从给定电路写出存储电路中每个触发器的驱动从给定电路写出存储电路中每个触发器的驱动方程方程输入的逻辑式，得到整个电路的驱动方程。输入的逻辑式，得到整个电路的驱动方程。将驱动方程代入触发器的特性方程，得到形状将驱动方程代入触发器的特性方程，得到形状方程。方程。从给定电路写出输出方程。从给定电路写出输出方程。有效形状：在时

14、序电路中，凡是被利用了的形状。有效形状：在时序电路中，凡是被利用了的形状。有效循环：有效形状构成的循环。有效循环：有效形状构成的循环。无效形状：在时序电路中，凡是没有被利用的形状。无效形状：在时序电路中，凡是没有被利用的形状。无效循环：无效形状假设构成循环，那么称为无效循无效循环：无效形状假设构成循环，那么称为无效循环。环。自启动：在自启动：在CLK作用下，无效形状能自动地进入作用下，无效形状能自动地进入到有效循环中，那么称电路能自启动，否那么称不到有效循环中，那么称电路能自启动，否那么称不能自启动。能自启动。例6.2.1解解: 写方程组写方程组21312321)(QQJQJQQJ233121

15、)(1QKQQKK 驱动方程同步时序电路，时钟方程省去。输出方程32QQY求形状方程求形状方程将驱动方程代入JK触发器的特性方程 中得电路的形状方程:QKQJQ* 323213333*3231212222*21321111*1)(QQQQQQKQJQQQQQQQKQJQQQQQKQJQ计算、列形状转换表计算、列形状转换表 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ 32321*323121*2132*1)(QQQQQQQQQQQQQQQQ画形状转换图画形状转换图000001010011100101110111/0/0/0/0/0/0/1/1Q3Q2Q1/Y作时序

16、图作时序图 阐明电路功能阐明电路功能这是一个同步七进制加法计数器，能自启动。000001001011001011011000例6.2.3解:写方程式驱动方程21211QQADQD代入D触发器的特性方程，得到电路的形状方程212*211*1QQADQQDQ输出方程21212121)()(QQAQQAQQAQQAY 求形状方程求形状方程输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1110 11 11 0011 11 000 0111 000 100 010 0计算、计算、列形状转列形状转换表换表212*211*1QQADQQDQ2121QQAQQ

17、AY输入 现 态 次 态输出12 QQ*1*2QQAY0 001 010 110 00001 01 1111 10 11 0011 11 000 0111 000 110 000 0画形状转换图画形状转换图000110110/0A/YQ2Q10/10/00/01/01/01/11/0作时序图作时序图 阐明电路功能阐明电路功能A=0时是二位二进制加法计数器；A=1时是二位二进制减法计数器。011110011001作业：作业：6.3 6.6 35例例2 2 试分析如下图时序电路的逻辑功能。试分析如下图时序电路的逻辑功能。 CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y

18、& Q2 Q1 FF1 FF2 电路是由两个电路是由两个JK触发器组成的莫尔型同步时序电路。触发器组成的莫尔型同步时序电路。 解：解：(1)(1)了解电路组成。了解电路组成。J2=K2=X Q1 J1=K1=1Y=Q2Q1 (2)(2)写出以下各逻辑方程式：写出以下各逻辑方程式：输出方程输出方程: :鼓励方程鼓励方程: :361n111111 QnnnQQQ 1212XnnnQQQ1QJQnnnKQJ2=K2=X Q1 J1=K1=11QJQnnnKQ将鼓励方程代入将鼓励方程代入JK触发器的特性方程得形状方程触发器的特性方程得形状方程:1nn21212XXQnnnQQQQ整理得：整理得

19、：FF2FF137(3)(3)列出其形状转换表，画出形状转换图和波形图列出其形状转换表，画出形状转换图和波形图111nnQQ1212XnnnQQQY=Q2Q1 nn12QQYnn/QQ1112 1 11 00 10 0X=1X=0形状转换表形状转换表1 0 / 10 0 / 10 1 / 01 1 / 00 0 / 01 0 / 01 1 / 00 1 / 038形状图形状图 X/Y 0/0 0/1 0/0 0/0 00 11 01 10 Q2Q1 1/0 1/0 1/1 00 11 01 10 1/0 nn12QQYnn/QQ1112 1 0 / 10 0 / 11 10 1 / 01 1

20、/ 01 00 0 / 01 0 / 00 11 1 / 00 1 / 00 0X=1X=0画出形状图画出形状图39根据形状转换表，画出波形图。根据形状转换表，画出波形图。nnQQ011011nnQQ11 0 0 0 1 100 1 1 1 1 000 0 1 0 0 101 10 10 0A= 1A= 0Z CP A Q0 Q1 Z 1 10 00 01 11 11 10 00 01 11 10 01 11 10 0Q2Q140 X/Y 0/0 0/1 1/0 0/0 1/0 0/0 1/1 00 11 01 10 1/0 Q2Q1 X=0时时 00 01 10 11 00 11 10 01

21、 电路功能：可逆计数器电路功能：可逆计数器 X=1时时Y可了解为进位或借位端。可了解为进位或借位端。电路进展加电路进展加1 1计数计数电路进展减电路进展减1 1计数计数 。( () )确定电路的逻辑功能确定电路的逻辑功能. .6.3 假设干常用的时序逻辑电假设干常用的时序逻辑电路路一、存放器一、存放器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码的电路称为存放器。的电路称为存放器。 存放器是由具有存储功能的触发器组合起来构成存放器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储的。一个触发器可以存储1 1位二进制代码，存放位二进制代码，存放n n位位二

22、进制代码的存放器，需用二进制代码的存放器，需用n n个触发器来构成。个触发器来构成。6.3.1 6.3.1 存放器存放器 同步触发器构成4位存放器边沿触发器构成1清零。 ，异步清零。即有：00000123QQQQ0DR0123*0*1*2*3DDDDQQQQ2送数。 时，CLK上升沿送数。即有：1DR3坚持。在 、 CLK上升沿以外时间，存放器内容将坚持不变。1DR4位位D锁存器锁存器74LS75D0D0D1D1D2D2D3D3Q0Q0Q1Q1Q2Q2Q3Q3CPACPACPBCPB并行输入并行输入并行输出并行输出图图6.3.1 74LS75的逻辑图的逻辑图4位存放器位存放器74HC175D0

23、D0D1D1D2D2D3D3Q0Q0Q1Q1Q2Q2Q3Q3CPCPRdRd图图6.3.2 74HC175的逻辑图的逻辑图二、二、 移位存放器移位存放器 所谓所谓“移位，移位，存放器存放器左移左移(a)存放器存放器右移右移(b)存放器存放器双向双向移位移位(c) 就是将存放器所存各位就是将存放器所存各位 数据，数据， 在移位脉冲的作用下，在移位脉冲的作用下， 依次向左或依次向左或向右挪动。向右挪动。 根据移位方向，常把它分成左移根据移位方向，常把它分成左移存放器、右移存放器和存放器、右移存放器和 双向移位存放器三种：双向移位存放器三种： 根据移位数据的输入输出根据移位数据的输入输出方式，又可将

24、它分为下述四种电方式，又可将它分为下述四种电路构造：路构造： 串行输入串行输出串行输入串行输出 串行输入并行输出串行输入并行输出 并行输入串行输出并行输入串行输出 并行输入并行输出并行输入并行输出FFFFFFFF串入串出串入串出输入输入输出输出输入输入串入并出串入并出FFFFFFFF一个输入端，一个输出端一个输入端，一个输出端输出输出一个输入端，多个输出端一个输入端，多个输出端并入串出并入串出FFFFFFFF输输 入入输出输出并入并出并入并出FFFFFFFF输输 入入输输 出出多个输入端，一个输出端多个输入端，一个输出端多个输入端，多个输出端多个输入端，多个输出端二、移位存放器二、移位存放器单

25、向移位存放器单向移位存放器2*31*20*1*0QQQQQQDQi、 经过4个CLK信号以后，串行输入的4位代码全部移入存放器中，同时在4个触发器输出端得到并行输出代码。 假设首先将4位数据并行置入移位存放器的4个触发器中，经过4个CP,4位代码将从串行输出端依次输出，实现数据的并行串行转换。一、单向移位存放器一、单向移位存放器右移存放器右移存放器Q0Q1Q2Q3C11DFF0C11DFF1C11DFF2C11DFF3时钟方程时钟方程CPCPCPCPCP 3210驱动方程驱动方程nnniQDQDQDDD2312010 、形状方程形状方程nnnnnninQQQQQQDQ21311201110,

26、Di000000001011100000000111100000001011000001101100000101000001000000100000左移存放器左移存放器Di左移左移输入输入左移左移输出输出驱动方程驱动方程innnDDQDQDQD 3322110、形状方程形状方程innnnnnnDQQQQQQQQ3Q0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3单向移位存放器具有以下主要特点：单向移位存放器具有以下主要特点：1 1单向移位存放器中的数码，在单向移位存放器中的数码，在CLKCLK脉冲操脉冲操 作下，可以依次右移作下，可以依次右移或左移。

27、或左移。2 2n n位单向移位存放器可以存放位单向移位存放器可以存放n n位位二进制二进制 代码。代码。n n个个CLKCLK脉冲即可完脉冲即可完成串行输入任务，成串行输入任务， 以后可从以后可从Q0Q0Qn-1Qn-1端获得并行的端获得并行的n n位二进制数码，再位二进制数码，再用用n n个个CLKCLK脉冲又可实现串行输出操作。脉冲又可实现串行输出操作。3 3假设串行输入端形状为假设串行输入端形状为0 0，那么，那么n n个个CLKCLK脉冲后，脉冲后， 存放器便被清零。存放器便被清零。集成存放器集成存放器74LS194A74LS194A是多功能移位存放器是多功能移位存放器右移右移串行串行

28、输入输入左移左移串行串行输入输入并行置数并行置数输入端输入端VCCQ0Q1Q2Q3S1S0CP16151413121110913456782QAQBQCQDCPS1S0CLRLDCBARD0D1D2D3DIRDILRDGND74LS194控制端控制端图图6.3.6 双向移位存放器双向移位存放器74LS194A0110120110101SSQSSQSSDSSQR74LS194的任务原理的任务原理清零清零, Q3 Q2 Q1Q0=0000;CP0 = CP1= CP2= CP3=CP以以FF1为例阐明为例阐明 CP= 时时111*1QRSQ11RS 1*1RQ 1RD=0时：时：2RD=1时：时：

29、由逻辑图可知：由逻辑图可知：0110120110101SSQSSQSSDSSQR0110120110101*1SSQSSQSSDSSQRQ 1S1=S0=0时：时：坚持；坚持；3S1=1 ，S0=0时：时：2*1QQ 左移；左移；1*1QQ 2S1=0 ，S0=1时：时：0*1QQ 右移；右移；4S1=S0=1时：时：1*1DQ 并行置数。并行置数。011110 00 11 01 1异步清零异步清零保保 持持右移右移(从从Q0向右挪动向右挪动)左移左移(从从Q3向左挪动向左挪动)并行置数并行置数XXXRDCPS1 S0功功 能能74LS194A双向移位存放器D1D2D3D0Q1Q2Q3Q0Rd

30、CPS1S0DIRDIL双向移位存放器双向移位存放器6.3.2 6.3.2 计数器计数器 在数字电路中，可以记忆输入脉冲个数的电在数字电路中，可以记忆输入脉冲个数的电路称为计数器。路称为计数器。分类：分类：按计数器中触发器能否同时翻转按计数器中触发器能否同时翻转同步计数器同步计数器异步计数器异步计数器按计数器中的数字增减按计数器中的数字增减加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器按计数器容量按计数器容量二进制计数器二进制计数器N进制计数器进制计数器十进制计数器十进制计数器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同

31、步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器一、同步计数器同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规那么可知：在多位二进制数末位加1，假设第i位以下皆为1时，那么第i位应翻转。由此得出规律，假设用T触发器构成计数器，那么第i位触发器输入端Ti的逻辑式应为：10021TQQQTiii.0132110122011001QQQQKJQQKJQKJKJnnnnn位二进制同步加法计数器的电路衔接规律：位二进制同步加法计数器

32、的电路衔接规律：驱动方程驱动方程输出方程输出方程0121QQQQCnn一、同步计数器一、同步计数器279页图页图6.3.104位二进制同步加法计数器位二进制同步加法计数器 假设计数脉冲频率为假设计数脉冲频率为f0，那么，那么Q0、Q1、Q2、Q3端输出脉端输出脉冲的频率依次为冲的频率依次为f0的的1/2、1/4、1/8、1/16。因此又称为分频器。因此又称为分频器。作业：作业：6.9 9.10CPQ3 Q2 Q1 Q0C0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 00 0 11 0 1 00

33、0000000000CPQ3 Q2 Q1 Q0C1112131415161 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0000010分频器分频器同步置数，同步置数， 异步清零。异步清零。D3、D2、D1、D0: 预置数据输预置数据输入端；入端；EP、ET: 计数使计数使能端；能端；CP: 脉冲输入端；脉冲输入端；C: 进位输出端进位输出端RD: 异步清零端；异步清零端；LD: 同步预置数端；同步预置数端；2、集成四位二进制加法计数器、集成四位二进制加法计数器74161功能及原理：功能及原理：1异步清零：异步清零：2同步置数：同步置数：J0=D0K0= D0K

34、3= D3J3= D3K2= D2J2= D2K1= D1J1= D13坚持：坚持：J=K=0, 坚持。坚持。3*32*21*10*0DQ,DQ,DQ,DQRD=0 时，时， Q0 = Q1 = Q2 = Q3 =0;RD=1， LD=0 时时,RD=LD=1，EP ET=0 时时, 4计数：计数：J0 = K0=1J1 = K1= Q0J2 = K2= Q0 Q1J3 = K3= Q0 Q1 Q2此时，电路为四位二进制同此时，电路为四位二进制同步加计数器。步加计数器。RD=LD=1，EP = ET=1 时时, 74161的功能表：的功能表：清零清零RD预置预置LD控制控制EP ET时钟时钟C

35、P预置数输入预置数输入D0 D1 D2 D3输输 出出Q0 Q1 Q2 Q301111X0111X XX X0 1X 11 1XXXX X X XD0 D1 D2 D3X X X XX X X XX X X X0 0 0 0D0 D1 D2 D3保保 持持保保 持持计计 数数ETEPCD0 D1 D2 D3Q1 Q2 Q3Q0LDRD74LS161CP4位同步二进制计数器位同步二进制计数器74161功能表功能表74161具有异步清零和同步置数功能具有异步清零和同步置数功能.16151413121110123456789QAQDQDQCQBQAQBQCVCCTETPEPCPAABBCCDDCLR

36、LOADRC串行进串行进 位输出位输出 允许允许GND时钟时钟去除去除输出输出数据输入数据输入置入置入74LS16174LS161引脚图：引脚图：0132110122011001QQQQKJQQKJQKJKJnnnn驱动方程驱动方程输出方程输出方程0121QQQQBnnn位二进制同步减法计数器的衔接规律：位二进制同步减法计数器的衔接规律：284页图页图6.3.152 2、同步二进制减法计数器、同步二进制减法计数器同步二进制减法计数器原理：根据二进制减法运算规那么可知：在多位二进制数末位减1，假设第i位以下皆为0时，那么第i位应翻转。由此得出规律，假设用T触发器构成计数器，那么第i位触发器输入端

37、Ti的逻辑式应为：10021TQQQTiii.CPQ3 Q2 Q1 Q0B01234567890 0 0 01 1 1 11 1 1 01 1 0 11 1 0 01 0 1 11 0 1 01 0 0 11 0 0 00 1 1 11000000000CPQ3 Q2 Q1 Q0C101112131415160 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 000000004位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191预置数控预置数控制端制端使能端使能端加减控加减控制端制端串行时钟输出串行时钟输出3 3、同步二进制加、同步二进

38、制加/ /减计数器减计数器图图6. 3.16 单时钟同步十单时钟同步十六进制加六进制加/减计数器减计数器74LS191CPISLDU/D工作工作状态状态X11X保持保持XX0X预置预置数数010加法加法计数计数011减法减法计数计数使能控制端使能控制端异步预置数控制端异步预置数控制端4位同步二进制可逆计数器位同步二进制可逆计数器74LS191功能表功能表74LS191具有异步置数功能具有异步置数功能.110111010图图6. 3.18 双时钟同步十六进制加双时钟同步十六进制加/减计数器减计数器74LS193异步预置数控制端异步预置数控制端异步置零端异步置零端双时钟加双时钟加/减计数器减计数器

39、74LS19374LS193具有异步清零和异步置数功能具有异步清零和异步置数功能.b.双时钟方式双时钟方式器件实例：器件实例：74LS193采用采用T触发器，即触发器，即T=1DUijjDijjUiCLKCLKCLKQCLKQCLKCLK0101001012QQCLKQQCLKCLKDU2 2、同步十进制计数器、同步十进制计数器同步十进制加法计数器同步十进制加法计数器:在同步二进制加法计数在同步二进制加法计数器根底上修正而来器根底上修正而来. 同步十进制加法计数器同步十进制加法计数器74160与与74161逻辑图和逻辑图和功能表均一样功能表均一样,所不同的是所不同的是74160是十进制而是十进

40、制而74161是十六进制。是十六进制。 2. 同步十进制计数器加法计数器根本原理：在四位二进制计数器根底上修正，当计到1001时，那么下一个CLK电路形状回到0000。10T3001QQQT212QQT 030120123QQQQQQQQT器件实例：74 160ETEPDLRCLKD减法计数器根本原理：对二进制减法计数器进展修正，在0000时减“1后跳变为1001，然后按二进制减法计数就行了。10T)( 123001QQQQQT)( 32101012QQQQQQQT0123QQQT 能自启动 同步十进制可逆计数器也有单时钟和双时钟同步十进制可逆计数器也有单时钟和双时钟两种构造方式。属于单时钟的

41、有两种构造方式。属于单时钟的有74LS190等，属等，属于双时钟的有于双时钟的有74LS192等。等。74LS190与与74LS191逻辑图和功能表均一样；逻辑图和功能表均一样；74LS192与与74LS193逻辑图和功能表均一样。逻辑图和功能表均一样。3、同步十进制、同步十进制加加/减计数器减计数器CPISLDU/D工作工作状态状态X11X保持保持XX0X预置预置数数010加法加法计数计数011减法减法计数计数异步置数异步置数二、异步计数器二、异步计数器v异步二进制计数器异步二进制计数器v异步二进制加法计数器异步二进制加法计数器v异步二进制减法计数器异步二进制减法计数器v异步二进制加异步二进

42、制加/减可逆计数器减可逆计数器v异步十进制计数器异步十进制计数器v异步十进制加法计数器异步十进制加法计数器v异步十进制减法计数器异步十进制减法计数器v异步十进制加异步十进制加/减可逆计数器减可逆计数器v异步异步N进制计数器进制计数器1 1、异步二进制计数器、异步二进制计数器3位二进制异步加法计数器Q2 Q1 Q0C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000001在末位在末位+1+1时，从低位到高位逐位进时，从低位到高位逐位进位方式任务，各个触发器不同步触位方式任务，各个触发器不同步触发。发。原那么：每原那么：每1 1位从位从“1 1变变“0 0时

43、，向时，向高位发出进位，使高位翻转。高位发出进位，使高位翻转。111221100KJKJKJ 3个个JK触发器都是在需求翻转时就有下降沿，不触发器都是在需求翻转时就有下降沿，不需求翻转时没有下降沿。需求翻转时没有下降沿。CPCP 001QCP 12QCP 异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器异步二进制加法计数器0 0 01 1 1如何用上升沿触发的如何用上升沿触发的T触发器构成异步二进制加法器？触发器构成异步二进制加法器？100 KJ111 KJ122 KJ触发器为下降沿触发，触发器为下降沿触发，Q0接接CLK1,Q1接接CLK2。假设上升沿触发，那么假设上升沿触发，那

44、么应应 Q0接接CLK1,Q1接接CLK2。3位异步二进制减法计数器100 KJ111 KJ122 KJ触发器为下降沿触发，触发器为下降沿触发， 接接CLK1, 接接CLK2。假设上升沿触发，那么应假设上升沿触发，那么应 接接CLK1, 接接CLK2。0Q1Q0Q1Q T触发器的触发沿触发器的触发沿 连连 接接 规规 律律 上上 升升 沿沿 下下 降降 沿沿 加加 法法 计计 数数 1iiQCP 1iiQCP 减减 法法 计计 数数 1iiQCP 1iiQCP 二进制异步计数器二进制异步计数器级间衔接规律级间衔接规律计数脉冲输入到最低位触发器的计数脉冲输入到最低位触发器的CP端。端。2 2、异

45、步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的根底上修正得到，位异步二进制加法计数器的根底上修正得到，使计数过程跳过使计数过程跳过10101010到到11111111这六个形状。这六个形状。0 01 11 11 10 01 10 00 02 2、异步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的根底上修正得到，位异步二进制加法计数器的根底上修正得到，使计数过程跳过使计数过程跳过10101010到到11111111这六个形状。这六个形状。1 10 00 00 01 11 10

46、 00 02 2、异步十进制计数器、异步十进制计数器异步十进制加法计数器异步十进制加法计数器 在在4 4位异步二进制加法计数器的根底上修正得到，位异步二进制加法计数器的根底上修正得到，使计数过程跳过使计数过程跳过10101010到到11111111这六个形状。这六个形状。0 01 10 00 01 10 00 00 0Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1集成异步十进制加法计数器集成异步十进制加法计数器-74LS290-74LS290R01 R02:S91 S92:清清0

47、输入端；输入端；置置9输入端；输入端；时钟脉冲输入端；时钟脉冲输入端；CP0 、CP1:Q0 Q3: 计数器输出端。计数器输出端。 74LS290：异步十进制计数器，异步十进制计数器， 异步置数，异步清零。异步置数，异步清零。 构造：构造： 74LS290 内部含有两个独立的计数电路内部含有两个独立的计数电路由由1个个1位二进制计数器和位二进制计数器和1个异步五进制计数器构成。个异步五进制计数器构成。又称二又称二-五五-十进制加法计数器。十进制加法计数器。模模2计数器：计数器： CP0为计数脉冲输入，为计数脉冲输入，Q0为输出；为输出；模模5计数器：计数器：CP1为计数脉冲输入，为计数脉冲输入

48、，Q3 Q1为输出；为输出；8421码十进码十进制计数器：制计数器：CP0为计数脉冲输入，为计数脉冲输入，CP1与与Q0相连，相连，Q3 Q0为输出。为输出。74LS290S92 R01R02S91Q1 Q2 Q3Q0CP0CP1CP0CPCP1Q1Q3Q2Q025Q3 Q2 Q1 0 0 00 0 10 1 00 1 11 0 0Q00 1Q3 Q2 Q1 CP1 Q0 十进十进 制制数数010101010100 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 00 0 0012345678908421码十进制计数器：码十进制计数器：结论：上述衔

49、接方式构成结论：上述衔接方式构成 BCD 码输出。码输出。74LS290的功能表的功能表1 1 0 X X X 0 0 0 0(清零清零)1 1 X 0 X X 0 0 0 0(清零清零)X X H H X X 1 0 0 1 (置置9)0 X 0 X 0 二进制计数二进制计数(Q0)0 X X 0 0 五进制计数五进制计数(Q3Q2Q1 ) X 0 0 X Q0 8421码十进制计数码十进制计数X 0 X 0 Q1 5421码十进制计数码十进制计数复位输入复位输入 置位输入置位输入 时时 钟钟 输输 出出R01 R02 S91 S92 CP0 CP1 Q3 Q2 Q1 Q02 2、异步十进制

50、计数器、异步十进制计数器异步二五十进制计数器74LS290置0端置9端 假设计数脉冲由假设计数脉冲由CLK0端输入，输出由端输入，输出由Q0端端引出，即得到二进制计数器；假设计数脉冲由引出，即得到二进制计数器；假设计数脉冲由CLK1端输入，输出由端输入，输出由Q1Q3引出，即是五进制引出，即是五进制计数器；假设将计数器；假设将CLK1与与Q0相连，同时以相连，同时以CLK0为输入端，输出由为输入端，输出由Q0Q3引出，那么得到引出，那么得到8421码码十进制计数器。十进制计数器。74LS290功能表功能表缺陷：缺陷：1任务频率较低；任务频率较低； 2在电路形状译码时存在竞争在电路形状译码时存在

51、竞争冒险景象。冒险景象。异步计数器特点异步计数器特点优点：构造简单优点：构造简单三、恣意进制计数器的构成方法三、恣意进制计数器的构成方法 利用现有的利用现有的N N进制计数器构成恣意进制进制计数器构成恣意进制M M计计数器时，假设数器时，假设MNMNMN，那么要多片，那么要多片N N进制计数器。进制计数器。实现方法实现方法置零法复位法置零法复位法置数法置位法置数法置位法置零法：适用于有清零输入端的集成计数器。原置零法：适用于有清零输入端的集成计数器。原理是不论输出处于哪一形状，只需在清零输入端理是不论输出处于哪一形状，只需在清零输入端加一有效电平电压，输出会立刻从那个形状回到加一有效电平电压，

52、输出会立刻从那个形状回到00000000形状，清零信号消逝后，计数器又可以从形状，清零信号消逝后，计数器又可以从00000000开场重新计数。开场重新计数。 置数法：适用于具有预置功能的集成计数器。对于置数法：适用于具有预置功能的集成计数器。对于具有预置数功能的计数器而言，在其计数过程中，具有预置数功能的计数器而言，在其计数过程中，可以将它输出的恣意一个形状经过译码，产生一个可以将它输出的恣意一个形状经过译码，产生一个预置数控制信号反响至预置数控制端，在下一个预置数控制信号反响至预置数控制端，在下一个CLK脉冲作用后，计数器会把预置数输入端脉冲作用后，计数器会把预置数输入端D0D1D2D3的形

53、状置入输出端。预置数控制信号消的形状置入输出端。预置数控制信号消逝后，计数器就从被置入的形状开场重新计数。逝后，计数器就从被置入的形状开场重新计数。1. N M原理：计数循环过程中设法跳过NM个形状详细方法：置零法 置数法同步置零法异步置零法同步预置数法异步预置数法例：将十进制的例：将十进制的74160接成六进制计数器接成六进制计数器ETEPDLRCLKD置零信号的宽度与输置零信号的宽度与输入计数脉冲高电平维入计数脉冲高电平维持时间相等。持时间相等。置零信号继续时间极短，置零信号继续时间极短，置零可靠性不高。置零可靠性不高。存在的问题：存在的问题：用用N进制计数器进制计数器 构成构成 M进制计

54、数器进制计数器(1) MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、 整体置零方式、整体置数方式整体置零方式、整体置数方式 假设假设M可分解为可分解为M=N1N2(N1、N2均小于均小于N，可采用衔接方式有：可采用衔接方式有： 假设假设M为大于为大于N的素数，不可分解，那么其的素数，不可分解，那么其衔接方式只需：衔接方式只需： 整体置零方式、整体置数方式整体置零方式、整体置数方式串行进位方式：以低位片的进位信号作为高位片串行进位方式：以低位片的进位信号作为高位片的时钟输入信号。的时钟输入信号。并行进位方式：以低位片的进

55、位信号作为高位片并行进位方式：以低位片的进位信号作为高位片的任务形状控制信号。的任务形状控制信号。整体置零方式：首先将两片整体置零方式：首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在计数器记为计数器记为M形状时使形状时使RD=0，将两片计数器同，将两片计数器同时置零。时置零。整体置数方式：首先将两片整体置数方式：首先将两片N进制计数器按最简进制计数器按最简单的方式接成一个大于单的方式接成一个大于M进制的计数器，然后在进制的计数器，然后在某一形状下使某一形状下使LD=0，将两片计数器同时置数成，将两片计数器同时置数成

56、适当的形状，获得适当的形状，获得M进制计数器。进制计数器。例例6.3.3 用两片同步十进制计数器接成百进制计数器用两片同步十进制计数器接成百进制计数器.解：解：并行进位方式并行进位方式串行进位方式串行进位方式例例6.3.4 用两片用两片74LS160接成二十九进制计数器接成二十九进制计数器.解：解： 整体置零方式整体置零方式整体置数方式整体置数方式作业：作业：6.12 6.13 6.12 6.19 6.20 6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法根据设根据设计要求计要求画原始画原始形状图形状图最简形最简形状图状图画电画电路图路图检查电路检查电路能否自启能否自启动动12 24 46 6选触发器，求时钟、选触发器，求时钟、输出、形状、驱动输出、形状、驱动方程方程5 5形状形状分配分配3 3化简化简设计步骤设计步骤:确定输入、确定输入、输出变量及输出变量及形状数形状数2n-1M2n例例6.4.1 设计一个带有进位输出端的十三进制计数器设计一个带有进位输出端的十三进制计数器.解：解：该