嵌入式系统 硕士课程－嵌入式处理器

1、嵌入式系统嵌入式系统201420142 2硕士课程嵌入式处理器硕士课程嵌入式处理器厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p通用通用计算机中的CPUp专门设计的电路板 n只保留和嵌入式应用有关的母板功能 p增强工作温度、抗电磁干扰、可靠性等方面p功能与和工业控制计算机相似p嵌入式处理器主要类型nAm186/88n386EXnSC-400nPower PCn68000nMIPSnARM系列厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中

2、 心心p又称单片机 p以某一种微处理器内核为核心p芯片内部集成nROM/EPROM、RAM、总线、总线逻辑、定时/计数器、WatchDog、I/O、串行口、脉宽调制输出、A/D、D/A、Flash RAM、EEPROM等各种必要功能和外设p特点n单片化，体积大大减小，从而使功耗和成本下降、可靠性提高 p代表性的通用系列n8051、P51XA、MCS-251、MCS-96/196/296、C166/167、MC68HC05/11/12/16、68300等。p半通用系列n支持USB接口的MCU 8XC930/931、C540、C541；支持I2C、CAN-Bus、LCD及众多专用MCU和兼容系列p

3、占嵌入式系统约70的市场份额厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pDSP应用n数字信号处理n限时完成pDSP处理器对系统结构和指令进行了特殊设计，使其适合于执行DSP算法，编译效率较高，指令执行速度也较高。p在数字滤波、FFT、谱分析等方面DSP算法正在大量进入嵌入式领域，DSP应用正从在通用单片机中以普通指令实现DSP功能，过渡到采用嵌入式DSP处理器。p代表性的产品nTexas Instruments的 TMS320系列pTMS320系列处理器包括用于控制的C2000系列，移动通信的C5000系列，以及性能更高的C6000和C8000系列。nMotorola的D

4、SP56000系列pDSP56000目前已经发展成为DSP56000，DSP56100，DSP56200和DSP56300等几个不同系列的处理器厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p在一个硅片上实现一个复杂的系统 p整个嵌入式系统大部分均可集成到一块或几块芯片中去p应用系统电路板将变得很简洁 pSOC可以分为通用和专用两类。n通用系列pInfineon(Siemens)的TriCore，Motorola的M-Core，某些ARM系列器件，Echelon和Motorola联合研制的Neuron芯片等。n专用SOC一般专用于某个或某类系统中p代表性的产品:Philips

5、的Smart XA厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心从计算机角度看从计算机角度看v单片机功能太简单单片机功能太简单, 性能太差性能太差vDSP太专用太专用, 可以看成一个外设可以看成一个外设v通用处理器与通用处理器与SOC是主要发展方向是主要发展方向厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p处理速度快或者相当pI/O功能强p功率损耗低p实时响应快厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p微处理器成为处理器的主流p研究热点n进一步提高单个微处理器的性能p全

6、面提高计算机的系统性能：可用性，可维护性，可缩放性。n基于微处理器的多处理器体系结构。p多核n三维器件p背包SOCp三维VLSIn光速极限问题pIC电路有极限：p线宽不能无限缩小；p性能价格 + 低功耗n新型器件p光计算机p分子计算机pDNA计算机厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pCISCnEIA: Embedded IA, 工业控制nMulticore: ViiV欢跃双核,用于数字电视pRISCnARMnMIPSnPPCnPA-RIS

7、C等n嵌入式中的主流p数字信号处理器(DSP)n乘法与加法运算n离散傅立叶变换(DFT)n离散余弦变换(DCT)nFinite Impluse ResponesnFilterpRISC主流的理由n指令使用频度较均衡n控制逻辑规整，适于VLSI工艺n软硬功能分配合理n利于指令级并行技术n芯片代码公开n可定制性强n桌面市场被CISC积压, 需要寻找出路n性能强pIA架构的挑战nEIA通用性太强n开放环境成熟度高1niiiX Y厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pARMpMIPSpPOWER PCpX86pSH系列 厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发

8、中中 心心p属于RISC体系p工业标准pARM: Advanced RISC Machinesn只设计内核的英国公司n85年英国剑桥ARM原型n90年成立ARM ltd.n不制造VLSI设备，只提供授权n2001年，市场占有率75pARM内核被授权给数百家厂商nARM主要应用于无线局域网、3G、手机、手持设备、有线网络通讯n应用形式：集成到专用芯片中作控制器n集成ARM内核的芯片p英特尔、德洲仪器、三星半导体、摩托罗拉、飞利浦半导体、意法半导体、亿恒半导体、科胜讯、ADI公司、安捷伦、高通公司、Atmel、Intersil、Alcatel、Altera、Cirrus Logic、Linkup、

9、Parthus、LSI Logic、Micronas,Silicon Wave、Virata、Portalplayer inc.、NetSilicon，Parthus厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pARM7采用冯.诺依曼体系pARM9采用哈佛体系p对汇编程序员透明pARM架构nV1版架构 nV2版架构 nV3版架构 nV4版架构 nV5版架构 pARM流水线nARM7的三级流水线nARM9的五级流水线厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p该版架构只在原型机ARM1出现过,其基本性能：p基本的数据处理指令(无乘法)p字节、半字和字的L

10、OAD/STORE指令p转移指令,包括子程序调用及链接指令p软件中断指令p寻址空间：64M字节(226)p支持n基本数据处理指令（不含乘法）n字节、字、半字的load，storen分支指令，包括子程序调用n软件中断指令，进行操作系统调用n26位寻址p无使用厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p该版架构对V1版进行了扩展,如ARM2与ARM3(V2a版)架构,增加了以下功能：p乘法和乘加指令p支持协处理器操作指令p快速中断模式pSWP/SWPB的最基本存储器与寄存器交换指令p寻址空间：64M字节p支持n增加乘法，乘加n协处理器支持n快速中断中2个以上分组的寄存器n称为

11、SWP与SWPB的原子性加载与存储n26位寻址p不使用了厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p把寻址空间增至32位(4G字节),p增加了当前程序状态寄存器CPSR(Current Program Status Register)和程序状态保存寄存器SPSR(Saved Program Status Register)以便于异常(Exception)的处理。p增加了中止(Abort)和未定义二种处理器模式。ARM6就采用该版架构。指令集变化如下：p增加了MRS/MSR指令,以访问新增的CPSR/SPSR寄存器p增加了从异常处理返回的指令功能。p支持n寻址32位n增加C

12、PSR(Current Program Status Register)n增加SPSR(Saved Program Status Register)n增加访问CPSR与SPSR的指令n修改了过去用于异常返回的指令的功能n与26位寻址模式兼容厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pV4版架构是目前应用最广的ARM体系结构,对V3版架构进行了进一步扩充,有的还引进了16位的Thumb指令集,使ARM使用更加灵活。ARM7、ARM8、ARM9和StrongARM都采用该版架构。指令集中增加了以下功能：p符号化和非符号化半字及符号化字节的存/取指令p增加了16位Thumb指令

13、集p完善了软件中断SWI指令的功能p处理器系统模式引进特权方式时使用用户寄存器操作p把一些未使用的指令空间捕获为未定义指令p支持n半字load，storen加载与进行字节和半字节带符号扩展n在T变量中，一个转换到Thumb状态的指令n使用用户模式寄存器的新的特权处理器模式n不再要求与26位寻址模式兼容厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p这是最近推出ARM架构,在V4版基本上增加了一些新的指令,ARM10和XScale都采用该版架构,这些新增指令有：p带有链接和交换的转移BLX指令p计数前导零CLZ指令pBRK中断指令p增加了信号处理指令(V5TE版)p为协处理器增

14、加更多可选择的指令p支持n提高T变量中ARM/Thumb切换效率n让非T变量同T变量一样，使用相同的代码生成技术n增加一个计数前导零指令n增加软件断点指令n为协处理器设计者增加更多可选择指令n对乘法如何设置标志严密定义厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p2001年发布的p350-500Mhzp130nm工艺p功耗0.4mw/mhzp增加了SIMD功能扩展p适合使用电池供电的便携式设备pSIMD功能扩展n包括音频/视频处理在内的应用系统提供了优化功能n可以使音频/视频处理性能提高4倍p首先在2002年发布的ARM11处理器中使用 厦厦 门门 大大 学学 嵌嵌 入入

15、式式 研研 发发 中中 心心pARM系列产品很多,以ARM7系列为例,其内核ARM7TDMI表示为：pARM7： ARM系列具有32位整数运算核pT： 内含16位压缩指令集ThumbpD： 支持片内Debug调试,pM： 采用增强型乘法器(Multiplier),pI： 内含嵌入式ICE宏单元p另外,各产品的后缀提供了各种形式与功能的选择：p-S：可综合的软核Softcorep-E：具有DSP的功能p-J：Jazeller,允许直接执行Java字节码厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pARM 7 n系列产品pARM7TDMI/ARM7TDMI/ARM720TpAR

16、M7EJ最低功耗n具有：p嵌入式ICE-RT逻辑硬件上提供片上断点与调试点支持p非常低的功耗p提供0.9MIPS/MHz的三级流水线和冯.诺依曼体系pARM 9n系列产品pARM920T与ARM922TpARM940Tn具有：p5级流水线p1.1MIPS/MHz的哈佛结构pARM 9En系列产品pARM966E-SpARM946E-SpARM926EJ-Sn提供pDSP扩充p嵌入式ICE-RT调试逻辑p1.1MIPS/MHz的5级流水线和哈佛结构p紧耦合存储器（TCM）接口，可使存储器以最高处理器速度运转，可直接连到内核上pARM 10En产品系列pARM1022E rev0/ARM1020E

17、 rev1n提供pDSP扩展p嵌入式ICE-RTp全性能MMUpCachep对于指令与数据，64位AHB接口p6级流水线p内部64位数据通道p1.25MIPS/MHzp比同等ARM9器件，同样时钟下，性能提高50pARM 11n2003n面向高性能nARMv6n8级流水，支持SIMDpSecurcoren专为安全设计n抗窜改（resist tampering）n逆向工程（reverse engineering）n保护机构确保操作系统与数据安全v采用采用ARM7内核最多内核最多v最典型为最典型为ARM7TDMI、ARM720T厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p32

18、/16-bit RISC architecture (ARMv4T) pPower-efficient three-stage pipeline p32-bit ALU and high-performance multiplier p8 KByte unified cache pMemory Management Unit (MMU) pExtensive debug facilities: Embedded ICE-RT real-time debug unit JTAG interface unit Interface for direct connection to Embedded

19、Trace Macrocell (ETM)厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pT变种(Thumb指令集)：nThumb指令集n严格控制产品成本n比采用ARM指令更多的指令，不适合对时间要求苛刻的场合pM变种(长乘法指令)：n增加了两条用于进行长乘法操作的ARM指令n首先在ARM体系版本3引入，在ARM体系版本4之后，M变种成为系统的标准功能；pE变种(增强型DSP指令)：n包含附加指令用于增强处理器对一些典型DSP算法的处理性能nE变种首先在ARM体系版本5T中使用pJ变种(Java加速器Jazelle)：n提供Java加速功能pD变种(片内Debug)：n支持片

20、内Debug调试；pI变种(嵌入式ICE)：n集成嵌入式ICE宏单元；pSIMD变种(ARM媒体功能扩展)：n高性能的音频/视频处理技术厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p1）16/32位指令集并存nThumb指令集的16位指令集p32ARM指令集的子集p代码密度高，性能高n状态pARM状态，Thumb状态n每指令集都有p切换状态的指令pARM指令集n32位长度n字对准n可以传送8bit，16bit，32bit符号/无符号数据pThumb指令集n16位长度n半字对准n操作寄存器中是32bitn数据访问和取指使用全32bit地址n条件分支指令是唯一一句CPSR的Th

21、umb指令n大多数指令访问R0R7厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p2）寄存器n37个寄存器p31个32bit通用寄存器p6个32bit状态寄存器（实际只用12bit）pR13堆栈pR14返回地址pR15=PCn寄存器分成可以重叠的组厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p32位长度p字对准p可以传送8bit，16bit，32bit符号/无符号数据厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pA）Thumb指令集（T变量）pThumb指令集pThumb v1应用在ARMv4pThumb v2应用在ARMv5pB）长乘

22、法指令（M变量）pARM指令集的M变量包括4个附加指令完成3232-64的乘法和乘加p结果放在2个32位寄存器中pC）增强型DSP指令（E变量）p完成DSP功能厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p特权模式n除了用户模式外的所有模式p异常模式nFIQnIRQn管理（Supervisor）n中止（Abort）n未定义（Undefined）n由异常进入对应模式p系统模式n不受限制的用户模式p改变模式方法：n软件控制n外部中断n异常处理p通常在用户模式下 n不能访问被保护的系统资源n一般不能改变模式n异常发生

23、可以导致模式改变厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p不同模式下的通用寄存器有所不同p每个模式下可见n15个通用寄存器（R0R14）n12个状态寄存器nPCpR0R14pR0R7：不分组寄存器n任何模式下都可以访问，且映射固定寄存器pR8R14：分组寄存器n不同模式映射不同物理寄存器pPCnARM状态下：位1:0为0，位31:2为PCnThumb状态：位0为0，位31:1为PC厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p1)条件码标记nN：负数nZ：为0nC：进位nV：溢出nQ：增强型DSP的溢出标志p2）控制位nI：禁止IRQ中断标记nF：禁

24、止FIQ中断标记nT：T变量n模式位M4:0p10000:用户模式 10001:FIQ模式p10010:IRQ模式 10011:管理模式p10111:中止模式 11011:未定义p11111:系统模式厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p可访问的寄存器集是ARM的子集p8个通用寄存器R0R7pPC(R15)pSP（R13）pLR(R14)pCPSR厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p由内部、外部引起的事件p7种异常n复位，进入管理模式n未定义指令：未定义模式n软件中断（SWI）：管理模式n预取中止：中止模式n数据中止：中止模式nIRQ：

25、IRQ模式nFIQ：FIQ模式p异常的优先级n优先级异常n1（最高）复位n2数据中止n3FIQn4IRQn5预取中止n6未定义指令，SWI厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p与ARM指令集的区别n分支语句p向后转移p条件下向前转移p转向子程序p从Thumb状态切换到ARM状态n数据传送指令p操作的结果放第一个寄存器eg:R1=R1+R2 p数据处理操作少p访问R8R15受到限制n单寄存器加载与存储指令p只访问R1R7n多寄存器加载与存储指令pLDMIA R3!, R0-R7pSTMIA R0!, R6, R7pPUSH R3, R5-R7pPOP R2, R5n没

26、有协处理器指令n没有信号量指令n没有访问CPSR指令厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pICE-RT逻辑n在片调试支持pJTagp调试课程中介绍厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p增加控制cache与MMU操作的寄存器pIDC操作（Instruction and data cache）pMMU中的可cache位n是否可将正在读的数据放入IDCpIDC使能，禁止，复位：操作控制寄存器p写缓冲（WB） nARM720Tn8字datan4个独立地址n三种操作：p可缓冲的写p非缓冲的写p读锁写pMMUn功能p1。将虚拟地址翻译成物理地址p2。

27、控制存储器的访问权限n硬件p1。TLBp2。访问控制逻辑p3。变换表移动逻辑地址变换表p4。增加的寄存器变换表基址寄存器，域访问控制寄存器，TLB操作寄存器，故障状态寄存器，故障地址寄存器p2种页映射方式n大页：64KBn小页：4KBIDC，WB，MMU存储系统厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p内核耗电少p成本低p功能强p特有16/32位双指令集p部分软件功能硬件化p硬件支持调试开发厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p基于ARM V5TE体系结构p兼容ARM V5TE ISA指令集（不支持浮点指令集）p在处理器内核周围提供了n指令和

28、数据存储器管理单元n指令、数据和微小数据缓存n写缓冲、挂起缓冲和分支目标缓冲器n电源管理n性能监控n调试nJTAG单元以及协处理器接口nMAC协处理器n内核存储总线厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心CoprocessorInterfaceCore MemoryBusFIQIRQCP0Multiplier/AccumulatorCP0CP0Multiplier/Multiplier/AccumulatorAccumulatorBranch Target BufferBranch Target Buffe

29、rBranch Target BufferData Cache32KBytesData CacheData Cache32KBytes32KBytesDebugDebugDebugSystem ManagementSystem System ManagementManagementJTAGJTAGJTAGCP15Config.RegistersCP15CP15ConfigConfig. .RegistersRegistersMini D-Cache2KBytesMini DMini D- -CacheCache2KBytes2KBytesMMUMMUMMUInstructionCache32K

30、BytesInstructionInstructionCacheCache32KBytes32KBytesMMUMMUMMUExecutionCoreExecutionExecutionCoreCoreInterruptRequestDataAddressDataInstructionWriteBufferWriteWriteBufferBufferTraceBufferTraceTraceBufferBufferCP14Debug/ManagementCP14CP14Debug/Debug/ManagementManagementCoprocessorInterfaceCore Memory

31、BusFIQIRQCP0Multiplier/AccumulatorCP0CP0Multiplier/Multiplier/AccumulatorAccumulatorBranch Target BufferBranch Target BufferBranch Target BufferData Cache32KBytesData CacheData Cache32KBytes32KBytesDebugDebugDebugSystem ManagementSystem System ManagementManagementJTAGJTAGJTAGCP15Config.RegistersCP15

32、CP15ConfigConfig. .RegistersRegistersMini D-Cache2KBytesMini DMini D- -CacheCache2KBytes2KBytesMMUMMUMMUInstructionCache32KBytesInstructionInstructionCacheCache32KBytes32KBytesMMUMMUMMUExecutionCoreExecutionExecutionCoreCoreInterruptRequestDataAddressDataInstructionWriteBufferWriteWriteBufferBufferT

33、raceBufferTraceTraceBufferBufferCP14Debug/ManagementCP14CP14Debug/Debug/ManagementManagement厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p采用采用7/8级超级流水线级超级流水线n动态跳转预测、分支目标缓冲器BTB(Branch Target Baffer)p支持多媒体处理技术支持多媒体处理技术n 新增乘/加器MAC、40位累加器、兼容ARM V5TE指令、特定DSP型协处理器CP0p指令快存指令快存(I-Cache)： 32K字节p数据快存数据快存(D-Cache)： 32K字节n可

34、以重构为28K字节片内RAMp微小数据快存微小数据快存(Mini-DCache)： 2K字节p指令存储器管理单元指令存储器管理单元IMMUn32路变换后备缓冲器TLB(快表)p动态电源管理厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p数据存储器管理单元数据存储器管理单元DMMUn32路变换后备缓冲器TLB(快表)p中断控制器中断控制器p总线控制器总线控制器p1G字节/秒、ECC协议p调试调试(Debug)接口：接口：n性能监控： 协处理器CP14、硬件断点、硬件观察点、BKPT指令、异常中断、JTAG接口、迹缓冲器厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中

35、心心pPXA 310（Monahan-LV)pPXA320（Monahans P）p624或806MHzp加强音视频，支持CodecnH.264,视频质量提高到30fps D1 分辨率厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pEmbedded IA，嵌入式IA架构p芯片组（Chipset）技术n“支持电路”和“接口电路”n简化硬件部分的设计，减少主板上芯片的数量，增加可靠性n用少量几片VLSI芯片的组合称为“控制芯片组”，简称“芯片组”p“整合型芯片组” n1999年开始n将板卡（I/O卡）或其它部件的功能，如显示卡、声卡、MODEM、ATA66/33硬盘接口等支持功能

36、集成于芯片组厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心 厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p Pentium 4n外频100MHz，64位宽，采用QDR总线，FSB(前端总线)带宽为4100MHz64位/8位=3.2Gb/s。p 芯片组HUB结构由2片芯片组成。n82850 MCH（Memory Controller Hub）内存控制中心支持双通道RDRAM，带宽3.2GB/s，最大容量2GB，支持1.5V AGP 4视频卡，带宽1GB/s。n82810 BA ICH2 I/O控

37、制中心（BA增强型）p支持2.2版33MHz，32位的PCI总线，带宽133 MB/s；p支持Ultra ATA（ATA-100），最高传输速率100 MB/s；p支持4个USB端口；p集成有6个通道AC-97音频/MODEM编码器；p集成有局网控制器，可与基本的10/100Mb/s以太网、增强型10/100Mb/s以太网、1Mb/s家庭网之一的物理层部件相连接；pFWH（Firm Ware Hub）接口，可写Flash Memory BIOS连接；p支持LPC（Lower Pin Count）总线；信号线很少的4位总线，带宽接近ISA(6.67MB/s)。nSuper I/O: KB、Mou

38、se、COM1、COM2、LPT1、FDD， 厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心852应用案例：JY-1714CLDNA厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p英特尔历史上体积最小和功耗最小的处理器p面积不足25平方毫米的芯片上，内含4700万个晶体管p同酷睿2双核指令集的兼容，产品还支持多线程处理p45纳米工艺和hi-k技术制造p功耗为0.6瓦到2.5瓦之间，1.2GHz频率不用散热器p频率达到1.8GHzp两款nSilverthorne（面向MID）nDiamondville（面向桌面平台)，厦厦 门门 大大 学学 嵌嵌 入入 式式

39、研研 发发 中中 心心p案例：SHARC处理器n哈佛结构的DSPp支持浮点操作与并行执行p位数nSHARC指令48位n基本数据字32位n地址位32位p主要设计为浮点密集型运算n32位IEEE单精度浮点n40位IEEE扩展精度浮点n32位整数p片上带大量的存储器n系列中的21061有1Mbit片上存储器p存储器包括nPM：程序存储器nDM：数据存储器n两个数据地址发生器（DAG)n数据可以并行取出p芯片外还能够加更多的存储器厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心p允许几个操作同时执行p允许一条指令进行多数据提取p以下操作可以在单指令完成：n定点累加和加、减或平均n浮点乘

40、法和ALU操作n乘法与双加减p限制：操作数的来源来自不同输入口厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pIntel StrongARMn停产pTI的OMAPn智能手机pMIPS RISCn32位和64位pMotorolanDragonBall龙珠pAMDnAlchemy pPPC系列p日立nSH体系结构pPhilipsnTrimedia厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pField Programmable Gate Arrayp现场可编程门阵列pFPGA与CPLD(复杂可编程

41、逻辑器件)n可编程逻辑器件nCPLD是基于与或阵列的nFPGA是基于查找表（Look-up-Table ）p可重构的计算n嵌入式处理器，片内可编程pFPGA特点n静态可重复编程n动态在系统重构p硬件的功能可以像软件一样通过编程来修改p极大地提高了电子系统设计的灵活性和通用性p缩短了产品的上市时间p降低了电子系统的开发成本p基于FPGA的数字设计将在软硬件协同设计中介绍厦厦 门门 大大 学学 嵌嵌 入入 式式 研研 发发 中中 心心pFPGA Field Programmable Gate ArrayspFPGA起源于可编程逻辑p最早的可编程器件PROM:nPROM (mask)nEPROM可擦写PROM (field)nEEPROM电可擦写PROM (field)pPLDProgrammable Logic Device PLD由一堆与门阵列和或门阵列连接而成，原理就是根据逻辑电路可以变换成SOP表达式,PLD是Field ProgrammablenPAL Programmable Array Logic，由可编程的与门阵列和固定（不可编程）或阵列构成nPLA Pr