哈工大计算机组成原理习题

1、计算机组成原理计算机组成原理 1. 冯冯诺依曼计算机的特点诺依曼计算机的特点是什么？是什么？ 解：冯氏计算机的解：冯氏计算机的特点特点 计算机由运算器、控制器、计算机由运算器、控制器、存储器、输入设备、输出设备存储器、输入设备、输出设备五五大部件组成大部件组成； 指令和数据以指令和数据以同一形式同一形式（二进制形式）（二进制形式）存于存储器中；存于存储器中； 指令由操作码、地址码指令由操作码、地址码两两大部分大部分组成；组成； 指令在存储器中指令在存储器中顺序存放顺序存放，通常通常自动顺序取出执行自动顺序取出执行； 以以运算器为中心运算器为中心2. 解释概念：解释概念：主机、主机、CPU、主存

2、、存储单元、存、主存、存储单元、存储元件、存储基元、存储元、存储储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字字、存储字长、存储容量、机器字长、指令字长。长、指令字长。 解：解： 主机主机是计算机硬件的是计算机硬件的主体主体部分，部分，由由CPU+MM（主存或内存）（主存或内存）组成；组成； CPU中央处理器（机）中央处理器（机），是计算机硬件的是计算机硬件的核心核心部件，部件，由运算由运算器器+控制器控制器组成。组成。 主存主存计算机中存放计算机中存放正在运正在运行的行的程序和数据的存储器，为计算程序和数据的存储器，为计算机的主要工作存储器，可随机存取；机的主要工作存储器，可随

3、机存取；(由存储体、各种逻辑部件及控制电由存储体、各种逻辑部件及控制电路组成）路组成） 存储单元存储单元可可存放一个机器存放一个机器字字并并具有特定存储地址具有特定存储地址的存储单位；的存储单位； 存储元件存储元件存储一位二进制存储一位二进制信息信息的物理元件，是存储器中的物理元件，是存储器中最小最小的存储单位，又叫的存储单位，又叫存储基元存储基元或或存储存储元元，不能单独存取不能单独存取； 存储字存储字一个存储单元所存一个存储单元所存二进制代码的二进制代码的逻辑单位逻辑单位； 存储字长存储字长一个存储单一个存储单元所存元所存二进制代码的位数二进制代码的位数； 存储容量存储容量存储器中可存储器

4、中可存二进制代码的存二进制代码的总量总量；（通常；（通常主、辅存容量分开描述）主、辅存容量分开描述） 机器字长机器字长CPU能能同同时处理时处理的数据位数；的数据位数； 指令字长指令字长一条指令的一条指令的二进制代码二进制代码位数；位数； 3. 解释下列解释下列英文缩写的中文英文缩写的中文含义含义：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS 解：全面的回答应分解：全面的回答应分英文全英文全称称、中文名中文名、中文解释中文解释三部分。三部分。 CPUCentral Processing Unit，中央处理机中央处理机（器），（器），中

5、文解释中文解释见见7题，题，略略； PCProgram Counter，程序计数器程序计数器，存放当前欲执行指存放当前欲执行指令的地址令的地址，并可，并可自动计数形成下自动计数形成下一条指令地址一条指令地址的计数器；的计数器； IRInstruction Register，指令寄存器指令寄存器，存放当前正在执存放当前正在执行的指令行的指令的寄存器；的寄存器； CUControl Unit，控制单元控制单元（部件），控制器中（部件），控制器中产生微操作命令序列产生微操作命令序列的部件，的部件，为控制器的核心部件；为控制器的核心部件； ALUArithmetic Logic Unit，算术逻辑运算

6、单算术逻辑运算单元元，运算器中，运算器中完成算术逻辑运完成算术逻辑运算算的逻辑部件；的逻辑部件； ACCAccumulator，累加器累加器，运算器中运算前存放，运算器中运算前存放操作数、运算后操作数、运算后存放运算结果存放运算结果的寄存器；的寄存器； MQMultiplier-Quotient Register，乘商寄乘商寄存器存器，乘法运算时，乘法运算时存放乘数存放乘数、除法时除法时存放商存放商的寄存器。的寄存器。 X此字母没有专指的此字母没有专指的缩写含义，可以用作任一部件缩写含义，可以用作任一部件名，在此表示名，在此表示操作数寄存器操作数寄存器，即运算器中工作寄存器之一，即运算器中工作

7、寄存器之一，用来用来存放操作数存放操作数； MARMemory Address Register，存储器地存储器地址寄存器址寄存器，内存中用来，内存中用来存放欲存放欲访问存储单元地址访问存储单元地址的寄存器；的寄存器； MDRMemory Data Register，存储器数据存储器数据缓冲寄存器缓冲寄存器，主存中用来，主存中用来存放存放从某单元从某单元读出读出、或、或写入写入某存储某存储单元单元数据的寄存器数据的寄存器； I/OInput/Output equipment，输入输入/输出设备输出设备，为输入设备和输出设备的总称，为输入设备和输出设备的总称，用于计算机用于计算机内部和外界信息的

8、内部和外界信息的转换与传送转换与传送； MIPSMillion Instruction Per Second，每秒执行百万条指令数每秒执行百万条指令数，为计，为计算机运算速度指标的一种算机运算速度指标的一种计量计量单位单位； FLOPSFloating Point Operation Per Second，每秒浮点每秒浮点运算次数运算次数，计算机运算速度，计算机运算速度计量单计量单位位之一。之一。4. 指令和数据指令和数据都存于存储器中都存于存储器中,计算计算机如何机如何区分区分它们？它们？ 解：计算机硬件主要解：计算机硬件主要通过不同通过不同的时间段的时间段来区分指令和数据，即：来区分指令和

9、数据，即：取指周期取指周期（或取指微程序）取出的（或取指微程序）取出的既为指令，既为指令，执行周期执行周期（或相应微程（或相应微程序）取出的既为数据。序）取出的既为数据。 另外也可另外也可通过地址来源区分通过地址来源区分，从从PC指出的存储单元取出的是指令，指出的存储单元取出的是指令，由由指令地址码指令地址码部分提供操作数地址。部分提供操作数地址。5. 设机器数字长为设机器数字长为8位（含位（含1位符号位在内），位符号位在内），写出对应下列各真值的原码、补码和反码。写出对应下列各真值的原码、补码和反码。 -13/64，29/128，100，-87 解：真值与不同机器码对应关系如下：解：真值与不

10、同机器码对应关系如下：-13/64 -0.00 1101 1.001 1010 1.110 0101 1.110 011029/128 0.001 1101 0.001 1101 0.001 1101 0.001 1101 100 110 0100 0,110 0100 0,110 0100 0,110 0100 -87 -101 0111 1,101 0111 1,010 1000 1,010 10016. 已知已知x补补，求，求x原原和和x。 解：解：x补补与与x原原、x的对应关系如下：的对应关系如下：7. 设浮点数格式为：设浮点数格式为：阶码阶码5位（位（含含1位阶位阶符），尾数符），尾

11、数11位（含位（含1位数符）位数符） 。写出写出51/128、27/1024、所对应的机器数。所对应的机器数。要求如下：要求如下： （1）阶码和尾数均为原码；）阶码和尾数均为原码； （2）阶码和尾数均为补码；）阶码和尾数均为补码； （3）阶码为移码，尾数为补码。）阶码为移码，尾数为补码。（注：题意中应补充规格化数的要求。）（注：题意中应补充规格化数的要求。） 解：据题意画出该浮点数的格式：解：据题意画出该浮点数的格式： 1 4 1 10 将十进制数转换为二进制：将十进制数转换为二进制： x1=51/128=（0.011 001 1）2 =2-1 （0.110 011）2 x2= -27/102

12、4=（-0.000 001 101 1）2 =2-5 （-0.110 11）2 x3=7.375=（）（）2 =23 （0.111 011）2 x4= -86.5=（）（）2 =27 （-0.101 011 01）2 则以上各数的浮点规格化数为：则以上各数的浮点规格化数为：（1）x1浮浮=1，0001；0.110 011 000 0（2）x1浮浮=1，1111；0.110 011 000 0（3）x1浮浮=0，1111；0.110 011 000 0（2）x1浮浮=1，1111；0.110 011 000 0（3）x1浮浮=0将十进制数转换为二进制：将十进制数转换为二进制： x1=51/128

13、=（0.011 001 1）2 =2-1 （0.110 011）2 x2= -27/1024=（-0.000 001 101 1）2 =2-5 （-0.110 11）2 x3=7.375=（）（）2 =23 （0.111 011）2 x4= -86.5=（）（）2 =27 （-0.101 011 01）2 则以上各数的浮点规格化数为：则以上各数的浮点规格化数为：（1）x1浮浮=1，0001；0.110 011 000 0，1111；0.110 011 000 0（1）x2浮浮=1，0101；1.110 110 000 0（2）x2浮浮=1，1011；1.001 010 000 0（3）x2浮浮

14、=0，1011；1.001 010 000 0（1）x3浮浮=0，0011；0.111 011 000 0（2）x3浮浮=0，0011；0.111 011 000 0（3）x3浮浮=1，0011；0.111 011 000 0（1）x4浮浮=0，0111；1.101 011 010 0（2）x4浮浮=0，0111；1.010 100 110 0（3）x4浮浮=1，0111；1.010 100 110 08. 设机器数字长为设机器数字长为16位位，写出下列各，写出下列各种情况下它能表示的数的种情况下它能表示的数的范围范围。设机。设机器数采用一位符号位，答案均用十进器数采用一位符号位，答案均用十进

15、制表示。制表示。 （1）无符号数无符号数； （2）原码表示的）原码表示的定点小数定点小数； （3）补码补码表示的定点小数；表示的定点小数； （4）补码表示的）补码表示的定点整数定点整数； （5）原码原码表示的定点整数；表示的定点整数； 解：各种表示方法数据范围如下：（解：各种表示方法数据范围如下：（1）无符号整数：无符号整数：0 216 - 1， 即：即：0 65535；（2）原码定点小数：）原码定点小数： 1 - 2-15 -（1 - 2-15）（3）补码定点小数：）补码定点小数： 1 - 2-15 - 1 （4）补码定点整数：）补码定点整数：215 - 1 -215， 即：即：32767

16、-32768；（5）原码定点整数：）原码定点整数： 215 - 1 -（215 - 1）， 即：即：32767 -32767；8. 设机器数字长为设机器数字长为8位（含位（含1位符号位），用补位符号位），用补码运算规则计算下列各题。码运算规则计算下列各题。 （1）A=9/64， B=-13/32， 求求A+B； （2）A=19/32，B=-17/128，求，求A-B； （3）A=-3/16，B=9/32， 求求A+B； （4）A=-87， B=53， 求求A-B； （5）A=115， B=-24， 求求A+B。 解：解：（1）A=9/64=（0.001 0010）2 B= -13/32=（-0

17、.011 0100）2 A补补=0.001 0010 B补补=1.100 1100A+B补补= 0. 0 0 1 0 0 1 0 + 1. 1 0 0 1 1 0 0 1. 1 0 1 1 1 1 0 无溢出无溢出 A+B=（ -0.010 0010）2 = -17/64 （2）A=19/32=（0.100 1100）2 B= -17/128=（-0.001 0001）2 A补补=0.100 1100 B补补=1.110 1111 -B补补=0.001 0001A-B补补= 0. 1 0 0 1 1 0 0 + 0. 0 0 1 0 0 0 1 0. 1 0 1 1 1 0 1 无溢出无溢出

18、A-B=（0.101 1101）2 = 93/128（3）A= -3/16=（-0.001 1000）2 B=9/32=（0.010 0100）2 A补补=1.110 1000 B补补= 0.010 0100 A+B补补= 1. 1 1 0 1 0 0 0 + 0. 0 1 0 0 1 0 0 0. 0 0 0 1 1 0 0 无溢出无溢出 A+B=（0.000 1100）2 = 3/32 （4）A= -87=（-101 0111）2 B=53=（110 101）2 A补补=1，010 1001 B补补=0，011 0101 -B补补=1，100 1011A-B补补= 1，0 1 0 1 0

19、0 1 + 1，1 0 0 1 0 1 1 0，1 1 1 0 1 0 0 溢出溢出 A-B=（-1，000 1100）2 = -140 （5）A=115=（111 0011）2 B= -24=（-11 000）2 A补补=0，111 0011 B补补=1，110 1000A+B补补= 0，1 1 1 0 0 1 1 + 1，1 1 0 1 0 0 0 0，1 0 1 1 0 1 1无溢出无溢出 A+B=（101 1011）2 = 919. 什么是什么是总线总线？总线传输有何？总线传输有何特点特点？为了？为了减轻总线的负载，总线上的减轻总线的负载，总线上的部件都部件都应具备应具备什么特点？什么

20、特点？ 解：总线是解：总线是多个部件共享多个部件共享的传输部件；的传输部件； 总线传输的总线传输的特点特点是：某一时刻只能有是：某一时刻只能有一路信息在总线上传输，一路信息在总线上传输，即分时使用；即分时使用； 为了减轻总线负载，总线上的部件应为了减轻总线负载，总线上的部件应通过通过三态驱动缓冲电路三态驱动缓冲电路与总线连通。与总线连通。总线技术总线技术 作业讲解作业讲解设数据总线上接有设数据总线上接有A、B、C、D4个寄存器，要求选用合适的个寄存器，要求选用合适的74系列芯片，系列芯片，完成下列逻辑设计：完成下列逻辑设计：（1）设计一个电路，在同一时间实现）设计一个电路，在同一时间实现DA、

21、DB、和、和DC寄存器间的传送。寄存器间的传送。（2）设计一个电路，实现下列操作：）设计一个电路，实现下列操作：T0时刻完成时刻完成D总线总线T1时刻完成总线时刻完成总线AT2时刻完成时刻完成A总线总线T3时刻完成总线时刻完成总线B（1）总线唯一性）总线唯一性任一时刻，只能有一个方向的信息流动，不允许有相向行为。任一时刻，只能有一个方向的信息流动，不允许有相向行为。即可以即可以一发一收一发一收一发多收一发多收,不可以不可以多发一收多发一收多发多收多发多收挂挂接在总线上的主设备，在任意时刻只允许有一个主设备向总线上发送数据接在总线上的主设备，在任意时刻只允许有一个主设备向总线上发送数据即即利用总

22、线传输信息时要保证信息的唯一性（即不能有一个以上器件向总线发送信息）利用总线传输信息时要保证信息的唯一性（即不能有一个以上器件向总线发送信息）（2）寄存器工作特性）寄存器工作特性基于触发器结构的存储部件在存入数据时，需要（瞬时）脉冲的（打入）控制基于触发器结构的存储部件在存入数据时，需要（瞬时）脉冲的（打入）控制（3）关于三态门）关于三态门解解BUS控制端控制端DABC脉冲控制端脉冲控制端（1）总线技术总线技术 作业讲解作业讲解解解BUS控制端控制端DAB（2）控制门控制门控制端控制端控制门控制门T0T1T2T3总线技术总线技术 作业讲解作业讲解（ ）在一个在一个32位的总线系统中，总线的时钟

23、频率为位的总线系统中，总线的时钟频率为66MHZ，假设总线最短传输，假设总线最短传输解解周期为周期为4个时钟周期，试计算总线的最大数据传输率。个时钟周期，试计算总线的最大数据传输率。u 总线在传输工作中，有自己的基础时钟频率总线在传输工作中，有自己的基础时钟频率u 总线传输周期：总线完成一次数据传送所用的时间总线传输周期：总线完成一次数据传送所用的时间u 总线传输频率：单位时间内总线完成数据传输的次数总线传输频率：单位时间内总线完成数据传输的次数32/866MHZ1 4= 66MB/S总线技术总线技术 作业讲解作业讲解2个终止位。若要求每秒传送个终止位。若要求每秒传送120个字符，试求传送的波

24、特率和比特率。个字符，试求传送的波特率和比特率。在异步串行传送系统中，字符格式为：在异步串行传送系统中，字符格式为：1个起始位、个起始位、8个数据位、个数据位、1个校验位、个校验位、解解（1）波特率）波特率单位时间内传送的单位时间内传送的二进制信号数二进制信号数（它直接用来与表示一个二进制数据位的（它直接用来与表示一个二进制数据位的持续时间有关）持续时间有关）波特率波特率 = 二进制位持续时间二进制位持续时间1（2）比特率）比特率它用单位时间内传输的二进制代码的它用单位时间内传输的二进制代码的有效位有效位(bit)数数来表示来表示 比特率比特率=波特率波特率X单个调制状态对应的二进制位数单个调

25、制状态对应的二进制位数 波特率波特率 = 120（1+8+1+2） = 1440bps比特率比特率= 1440 = 960bps 128总线技术总线技术 作业讲解作业讲解16. 试比较静态试比较静态RAM和动态和动态RAM。答：静态答：静态RAM和动态和动态RAM的比较见下表：的比较见下表：v20. 某某8位微型机地址码为位微型机地址码为18位，若使用位，若使用4K4位的位的RAM芯片组成模块板结构的存储器，试问：芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？）该机所允许的最大主存空间是多少？ （2）若每个模块板为）若每个模块板为32K8位，共需几个模位，共需几个模

26、块板？块板？ （3）每个模块板内共有几片）每个模块板内共有几片RAM芯片？芯片？ （4）共有多少片）共有多少片RAM？ （5）CPU如何选择各模块板？如何选择各模块板？v解：解： （1）218 = 256K，则该机所允许的最大主存空，则该机所允许的最大主存空间是间是256K8位位（或（或256KB）；）； （2）模块板总数）模块板总数 = 256K8 / 32K8 = 8块块； （3）板内片数）板内片数 = 32K8位位 / 4K4位位 = 8 2 = 16片片； （4）总片数）总片数 = 16片片 8 = 128片片； （5）CPU通过通过最高最高3位地址译码位地址译码选板，选板，次高次高3

27、位位地址译码地址译码选片。地址格式分配如下：选片。地址格式分配如下：17 15 14 12 11 0A0A14OECED0D762256(2#)WEA0A14OECED0D762256(1#)WEA0A14OECED0D727256(2#)A0A14OECED0D727256(1#)ABCE1E2E3Y0Y1Y2Y3Y4Y5Y6Y7A15A16A17A18A19A0A14D0D7MEMRMEMW由两片由两片27256EPROM和两片和两片62256SRAM构成一个构成一个8位存储器系统如下图所示。位存储器系统如下图所示。某某CPU有有20根地址线，根地址线，8根数据线，并用根数据线，并用 ME

28、MR和和MEMW 作为访存控制信号。作为访存控制信号。已知：已知：27256和和62256均为均为32K 8位的存储芯片，问：位的存储芯片，问：（1）图中采用何种译码方式形成存储器的片选信号。）图中采用何种译码方式形成存储器的片选信号。（2）图中各存储芯片的地址范围为多少）图中各存储芯片的地址范围为多少?（3）图中还有多大的地址空间可以用于存储器扩展？）图中还有多大的地址空间可以用于存储器扩展？A8000AFFFF027256（1#）0（1）由于）由于CPU的的20根地址线完全用上，故为根地址线完全用上，故为全译码方式全译码方式（2）A19A18A17A16A15A14A13A12A11A10

29、A9A8A7A6A5A4A3A2A1A0100010 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 110001101010 00 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 11010162256（1#）880008FFFF（3）还剩余：）还剩余：220 -（32K+32K+32K+32K）(1) 写出对应的二进制地址码写出对应的二进制地址码0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0

30、1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位(2) 确定芯片的数量及类型确定芯片的数量及类型A15A14A13 A11 A10 A7 A4 A3 A0RAM2片片1K4位位ROM1片片 2K8位位设设CPU有有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ作访存控制信号，用作访存控制信号，用WR作读作读/写写控制信号。现有下列存储芯片：控制信号。现有下列存储芯片：1K4位位RAM；4K8位位RAM；8K8位位RAM；2K8位位ROM；4K8位位ROM；8K8位位ROM及及74LS138译码器和各

31、种门电路，译码器和各种门电路，画出画出CPU与存储器的连接图，要求：与存储器的连接图，要求： 6000H67FFH为系统程序区为系统程序区 6800H6BFFH为用户程序区为用户程序区合理选用上述存储芯片，说明各选几片？合理选用上述存储芯片，说明各选几片？详细画出存储芯片的片选逻辑详细画出存储芯片的片选逻辑0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1

32、1 1 12K 8位位1片片 ROM1K 4位位2片片RAMA12A14C B A(4) 确定片选信号确定片选信号(3) 分配地址线分配地址线 A10 A0 接接 2K 8位位 ROM 的地址线的地址线 A9 A0 接接 1K 4位位 RAM 的地址线的地址线使能端使能端怎么怎么 处理？处理？ 2K 8位位 ROM 1K 4位位 RAM1K 4位位 RAM&PD/ProgrY5Y4G1CBAG2BG2A CPU 与存储器的连接图与存储器的连接图MREQA14A15A13A12A11A10A9A0D7D4D3D0WRCPU设某处理器有设某处理器有18根地址线，根地址线，8根数据线，并用根

33、数据线，并用IO/M作为访存控制信作为访存控制信号，号，RD/ WR为读为读/写信号。现有如下各种芯片及各种门电路写信号。现有如下各种芯片及各种门电路(自定自定)。要求：要求：（1）主存地址空间分配为）主存地址空间分配为032767为系统程序区，为系统程序区，（2）3276898303为用户程序区，为用户程序区，（3）最大）最大16K地址空间为系统程序工作区。地址空间为系统程序工作区。请说明选用存储芯片的类型、数量，并写出每片存储芯片的二进制请说明选用存储芯片的类型、数量，并写出每片存储芯片的二进制地址范围。画出处理器与存储芯片的连接图地址范围。画出处理器与存储芯片的连接图 。 00 0000 0000 0000 0000 B00 0111 1111 1111 1111 B解：解：已知已知032767为为系统程序区系统程序区，这是，这是32K的只读地址空间，的只读地址空间，（1）存储芯片的类型、数量，并写出每片存储芯片的二进制地址