第九、十讲(存储器)

1、计算机组成原理计算机组成原理1第九-十讲2022年4月20日存储器存储器 计算机组成原理计算机组成原理21 1、存储器概述、存储器概述外部特性，性能参数，层次结构外部特性，性能参数，层次结构2 2、静态存储器和动态存储器存储单元构成、静态存储器和动态存储器存储单元构成 一位存储单元及存储阵列，多端口一位存储单元及存储阵列，多端口SRAMSRAM，读写时序，读写时序3 3、半导体、半导体ROMROM存储器存储器 MROMMROM，PROMPROM，EPROMEPROM，EEPROMEEPROM，FLASHFLASH4 4、存储器芯片构成以及存储器主要技术指标、存储器芯片构成以及存储器主要技术指标

2、5 5、存储器扩展技术、存储器扩展技术位、字、字位扩展位、字、字位扩展6 6、数据校验码、数据校验码 奇偶校验码，海明码，奇偶校验码，海明码，CRCCRC码码计算机组成原理计算机组成原理3L L、半导体存储器的分类、组成及组成部件的作用及工作原、半导体存储器的分类、组成及组成部件的作用及工作原理、读理、读/ /写操作的基本过程。写操作的基本过程。2 2、SRAMSRAM、DRAMDRAM芯片的组成特点、工作过程、典型芯片的引芯片的组成特点、工作过程、典型芯片的引脚信号、了解脚信号、了解DRAMDRAM刷新的基本概念。刷新的基本概念。3 3、半导体存储器的主要技术指标、芯片的扩充、半导体存储器的

3、主要技术指标、芯片的扩充、CPUCPU与半导与半导体存储器间的连接。体存储器间的连接。计算机组成原理计算机组成原理4在现代计算机中在现代计算机中, ,存储器处于全机中心地位存储器处于全机中心地位, ,其原因是其原因是: :(1) (1) 当前计算机正在执行的程序和数据当前计算机正在执行的程序和数据( (除了暂存于除了暂存于CPUCPU寄存寄存器的器的) )均存放在存储器中。均存放在存储器中。CPUCPU直接从存储器取指令或存取数直接从存储器取指令或存取数据。据。(2) (2) 计算机系统中输入输出设备数量增多，数据传送速度加计算机系统中输入输出设备数量增多，数据传送速度加快，因此采用了直接存储

4、器存取快，因此采用了直接存储器存取(DMA)(DMA)技术和技术和I/OI/O通道技术，通道技术，在存储器与输入输出系统之间直接传送数据。在存储器与输入输出系统之间直接传送数据。(3) (3) 共共享存储器的多处理机的出现，利用存储器存放共享数据，享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的地并实现处理机之间的通信，更加强了存储器作为全机中心的地位。位。 由于中央处理器都是由高速器件组成，不少指令的执行速度由于中央处理器都是由高速器件组成，不少指令的执行速度基本上取决于主存储器的速度。所以，计算机解题能力的提高、基本上取决于主存储器的速

5、度。所以，计算机解题能力的提高、应用范围的日益广泛和系统软件的日益丰富，无一不与主存储应用范围的日益广泛和系统软件的日益丰富，无一不与主存储器的技术发展密切相关。器的技术发展密切相关。简介简介计算机组成原理计算机组成原理5存储器分类存储器分类存储器概述存储器概述存储器的层次结构存储器的层次结构存储器的技术指标存储器的技术指标计算机组成原理计算机组成原理6存储器概述1 1、存储器：、存储器：是计算机系统中的记忆设备，用来存放程序和数据。是计算机系统中的记忆设备，用来存放程序和数据。2 2、存储元：、存储元：存储器的最小组成单位，用以存储存储器的最小组成单位，用以存储1 1位二进制代码。位二进制代

6、码。3 3、存储单元：、存储单元：是是CPUCPU访问存储器基本单位，由若干个具有相同访问存储器基本单位，由若干个具有相同操作属性的存储元组成。操作属性的存储元组成。4 4、单元地址：、单元地址：在存储器中用以表识存储单元的唯一编号，在存储器中用以表识存储单元的唯一编号，CPUCPU通过该编号访问相应的存储单元。通过该编号访问相应的存储单元。5 5、字存储单元、字存储单元：存放一个字的存储单元，相应的单元地址叫字：存放一个字的存储单元，相应的单元地址叫字地址。地址。6 6、字节存储单元：、字节存储单元：存放一个字节的存储单元，相应的单元地址存放一个字节的存储单元，相应的单元地址叫字节地址叫字节

7、地址7 7、按字寻址计算机：、按字寻址计算机：可编址的最小单位是字存储单元的计算机。可编址的最小单位是字存储单元的计算机。8 8、按字节寻址计算机、按字节寻址计算机：可编址的最小单位是字节的计算机。：可编址的最小单位是字节的计算机。9 9、存储体：、存储体：存储单元的集合，是存放二进制信息的地方存储单元的集合，是存放二进制信息的地方几个基本概念几个基本概念计算机组成原理计算机组成原理7存储器各个概念之间的关系存储器各个概念之间的关系单元地址单元地址00000001.XXXX存储单元存储单元存储元存储元存储容量存储容量存储体存储体计算机组成原理计算机组成原理8存储器分类存储器分类1. 1. 按存

8、储介质分按存储介质分 半导体存储器半导体存储器：用半导体器件组成的存储器。：用半导体器件组成的存储器。磁表面存储器：磁表面存储器：用磁性材料做成的存储器。用磁性材料做成的存储器。2. 2. 按存储方式分按存储方式分 随机存储器随机存储器：任何存储单元的内容都能被随机存取，且存取：任何存储单元的内容都能被随机存取，且存取 时间和存储单元的物理位置无关。时间和存储单元的物理位置无关。 顺序存储器：顺序存储器：只能按某种顺序来存取，存取时间和存储单元只能按某种顺序来存取，存取时间和存储单元 的物理位置有关。的物理位置有关。计算机组成原理计算机组成原理93. 3. 按存储器的读写功能分按存储器的读写功

9、能分 只读存储器只读存储器(ROM)：存储的内容是固定不变的，只能读出而：存储的内容是固定不变的，只能读出而 不能写入的半导体存储器。不能写入的半导体存储器。随机读写存储器随机读写存储器(RAM)：既能读出又能写入的半导体存储器。：既能读出又能写入的半导体存储器。 4. 4. 按信息的可保存性分按信息的可保存性分 非永久记忆的存储器非永久记忆的存储器：断电后信息即消失的存储器。：断电后信息即消失的存储器。永久记忆性存储器：永久记忆性存储器：断电后仍能保存信息的存储器。断电后仍能保存信息的存储器。5. 5. 按在计算机系统中的作用分按在计算机系统中的作用分 根据存储器在计算机系统中所起的作用，可

10、分为根据存储器在计算机系统中所起的作用，可分为: 主存储器主存储器、辅助存储器辅助存储器、高速缓冲存储器高速缓冲存储器、 控制存储器控制存储器等。等。计算机组成原理计算机组成原理10 半半导导体体存存储储器器 只读只读 存储器存储器 ROMROM 随机读写随机读写存储器存储器RAMRAM 掩膜掩膜 ROMROM 可编程可编程 ROM ROM （PROMPROM ） 可擦除可擦除 ROM ROM （EPPROMEPPROM ） 电擦除电擦除 ROM ROM （E E2 2PROMPROM ） 静态静态 RAM RAM （SRAMSRAM ） 动态动态 RAM RAM （DRAMDRAM ） 半导

11、体存储器半导体存储器计算机组成原理计算机组成原理11存储器层次结构存储器层次结构 容量大，速度快，成本低。容量大，速度快，成本低。 为解决三者之间的矛盾，目前通常采用为解决三者之间的矛盾，目前通常采用多级存储器体系结构多级存储器体系结构， 即使用即使用高速缓冲存储器、主存储器和外存储器高速缓冲存储器、主存储器和外存储器。 对存储器的要求是：对存储器的要求是：寄存器寄存器Cache主存储器主存储器辅助存储器辅助存储器计算机组成原理计算机组成原理12 名称名称 高速缓冲高速缓冲 存储器存储器 主存储器主存储器 外存储器外存储器 简称简称 Cache 主存主存 外存外存用途用途高速存取指令和数据高速

12、存取指令和数据 存放计算机运行期间的存放计算机运行期间的大量程序和数据大量程序和数据 存放系统程序和大型数据存放系统程序和大型数据文件及数据库文件及数据库特点特点 存取速度快，但存存取速度快，但存储容量小储容量小存取速度较快，存取速度较快， 存存储容量不大储容量不大存储容量大，存储容量大， 位成位成本低本低存储器的用途和特点存储器的用途和特点计算机组成原理计算机组成原理13主存储器的技术指标主存储器的技术指标 存储容量；存取时间存储容量；存取时间(存储器访问时间）、存储周期存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。和存储器带宽；可靠性；功耗及集成度。 指指 标标存储容量存储

13、容量存取时间存取时间存储周期存储周期存储器带宽存储器带宽含义含义在一个存储器中可以容纳在一个存储器中可以容纳的存储单元总数的存储单元总数启动到完成一次存储器操作启动到完成一次存储器操作所经历的时间所经历的时间连续启动两次操作所需间连续启动两次操作所需间隔的最小时间隔的最小时间单位时间里存储器所存取单位时间里存储器所存取的信息量的信息量 表表 现现存储空间的大存储空间的大小小 主存的速度主存的速度 主存的速度主存的速度数据传输速率数据传输速率技术指标技术指标 单单 位位字数，字数， 字节数字节数位位/秒，秒， 字节字节/秒秒计算机组成原理计算机组成原理14 可靠性可靠性 主存储器的可靠性通常用平

14、均无故障时间主存储器的可靠性通常用平均无故障时间 MTBFMTBF (Mean Time Between Failures) (Mean Time Between Failures)来表征。来表征。MTBFMTBF指连指连 续两次故障之间的平均时间间隔。显然，续两次故障之间的平均时间间隔。显然，MTBFMTBF越长越长 ，意味着主存的可靠性越高，意味着主存的可靠性越高， 功耗功耗 作为目前的主存储器的主体的半导体存储器的功耗包作为目前的主存储器的主体的半导体存储器的功耗包 括括“维持功耗维持功耗”和和“操作功耗操作功耗”，应在保证速度的前，应在保证速度的前提下提下 尽可能地减小功耗，特别是要减

15、小尽可能地减小功耗，特别是要减小“维持功耗维持功耗”。 集成度集成度 所谓集成度是指在一片数平方毫米的芯片上能集成所谓集成度是指在一片数平方毫米的芯片上能集成 多少个存储单元，每个存储单元存储一个二进制位，多少个存储单元，每个存储单元存储一个二进制位， 所以集成度常表示为所以集成度常表示为位位/ /片片。 计算机组成原理计算机组成原理15SRAMSRAM存储器存储器DRAMDRAM存储器存储器主存储器组成实例主存储器组成实例高性能的主存储器高性能的主存储器计算机组成原理计算机组成原理16SRAMSRAM存储器存储器1.1.基本存储元基本存储元 基本存储元是组成存储器的基础和核心基本存储元是组成

16、存储器的基础和核心,它用来存储一位二进它用来存储一位二进制信息制信息0或或1。六管基本存六管基本存储单元电路储单元电路X X地地址址译译码码线线Y Y地地址址译译码码线线T6T5VCC(+5V )BABT1T2T3T4T7T8D DD D写入读出计算机组成原理计算机组成原理1716161 bit SRAM1 bit SRAM计算机组成原理计算机组成原理181K bit SRAM1K bit SRAM计算机组成原理计算机组成原理192.SRAM2.SRAM存储器的组成存储器的组成 一个一个SRAM存储器由存储器由存储体存储体、读写电路读写电路、地址译码地址译码电路和电路和控制电路控制电路等组成。

17、等组成。计算机组成原理计算机组成原理20 一个基本存储电路只能存储一个二进制位。一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式：存储体又有不同的组织形式： 将各个字的将各个字的同一位同一位组织在一个芯片中；组织在一个芯片中； 将各个字的将各个字的4 4位位组织在一个芯片中，组织在一个芯片中， 如：如：2114 1K2114 1K4 4； 将各个字的将各个字的8 8位位组织在一个芯片中，组织在一个芯片中， 如：如：6116 2K6116 2K8 8； 如图所示：如图所示： 存储体将存储

18、体将40964096个字的同一位组织在一个集成片中；个字的同一位组织在一个集成片中； 需需1616个片子组成个片子组成409640961616的存储器；的存储器； 40964096通常排列成矩阵形式，如通常排列成矩阵形式，如 64646464，由行选、列选线选，由行选、列选线选中所需的单元。中所需的单元。(1) 存储体存储体计算机组成原理计算机组成原理21(2) 地址译码器地址译码器 单译码方式单译码方式适用于小容量存储器中，只有一个译码器。适用于小容量存储器中，只有一个译码器。计算机组成原理计算机组成原理22 双译码方式双译码方式地址译码器分成两个，可地址译码器分成两个，可有效减少有效减少选

19、择线的数目。选择线的数目。x1x64计算机组成原理计算机组成原理23(3) 驱动器驱动器 双译码结构中，在译码器输出后加驱动器，驱动挂在各条双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。方向选择线上的所有存储元电路。(4) I/O电路电路 处于数据总线和被选用的单元之间，处于数据总线和被选用的单元之间， 控制被选中的单元读控制被选中的单元读出或写入，放大信息。出或写入，放大信息。 (5) 片选片选 在地址选择时，首先要选片在地址选择时，首先要选片,只有当片选信号有效时，此片只有当片选信号有效时，此片所连的地址线才有效。所连的地址线才有效。(6) 输出驱动电路

20、输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。总线上。这就用到三态输出缓冲器。计算机组成原理计算机组成原理243.SRAM3.SRAM存储器芯片实例存储器芯片实例Intel 211410244 的存储器：的存储器： 4096 个基本存储单元，排成个基本存储单元，排成 6464 (64164) 的矩阵；的矩阵； 需需 10 根地址线寻址；根地址线寻址； X 译码器输出译码器输出 64 根选择线，

21、分别选择根选择线，分别选择 1-64 行；行； Y 译码器输出译码器输出 16 根选择线，分别选择根选择线，分别选择 1-16 列控制各列的位列控制各列的位 线控制门。线控制门。计算机组成原理计算机组成原理25Intel 21141K4 SRAMSRAM(64 16 4)计算机组成原理计算机组成原理264.4.存储器的读、写周期存储器的读、写周期 在与在与CPU连接时连接时, CPU的控制信号与存储器的读、写周期之的控制信号与存储器的读、写周期之间的配合问题是非常重要的。间的配合问题是非常重要的。读周期读周期: 读周期与读出时间是两个不同的概念。读周期与读出时间是两个不同的概念。 读出时间读出

22、时间从给出有效地址到外部数据总线上稳定地出现所从给出有效地址到外部数据总线上稳定地出现所 读出的数据信息所经历的时间。读出的数据信息所经历的时间。 读周期时间读周期时间则是存储器进行则是存储器进行两次连续读两次连续读操作时所必须间隔操作时所必须间隔 的时间，它总是大于或等于读出时间。的时间，它总是大于或等于读出时间。计算机组成原理计算机组成原理27SRAMSRAM存储器时序存储器时序tRCtRC 读周期读周期 tA 读出周期读出周期 tCO 片选到数据输出延迟片选到数据输出延迟tCX 片选到输出有效片选到输出有效 tOTD 从断开片选到输出变为三态从断开片选到输出变为三态tOHA 地址改变后的

23、维持时间地址改变后的维持时间地址有效地址有效CSCS有效有效数据输出数据输出CSCS复位复位地址撤销地址撤销静态存储器的静态存储器的读周期读周期计算机组成原理计算机组成原理28静态存储器的读静态存储器的读写周期写周期 tWCADD tAWWE tOTWCSDout tDS tDHDin写周期：写周期：地址有效地址有效CSCS有效有效数据有效数据有效CSCS复位（数据输入）复位（数据输入）地址撤销地址撤销计算机组成原理计算机组成原理29常用典型的SRAM芯片有6116、6264、62256等。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE O

24、E A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 SRAM芯片实例芯片实例SRAM 6116 (2K 8)输入输入I/O工作方式工作方式CEWEOEDIDOHXXXHigh-Z非选择非选择LHLHigh-ZDO读读LLHDIHigh-Z写写LLLDIHigh-Z写写LHHXHigh-Z选择选择计算机组成原理计算机组成原理30 DRAM DRAM存储器存储器1.1.单管动态存储元单管动态存储元 数据线数据线 行行( (字字) )选择选择CCDT110T1计算机组成原理计算机

25、组成原理31单管单管DRAM的存储矩阵的存储矩阵计算机组成原理计算机组成原理32读操作读操作 行选择线为高电平，使存储电路中的行选择线为高电平，使存储电路中的T T1 1管导通，于是，使连在管导通，于是，使连在每一列上的刷新放大器读取每一列上的刷新放大器读取电容电容C C上的电压值。刷新放大器的灵上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑为逻辑“0 0”或者逻辑或者逻辑“1 1”。 列地址（较高位地址）产生列选择信号，有了列选择信号，所列地址（较高位地址）产生列选择信号，有了列选择信号，所选中

26、行上的基本存储电路才受到驱动，从而可以输出信息。选中行上的基本存储电路才受到驱动，从而可以输出信息。 在读出过程中，选中行上的所有基本存储电路中的电容都受到在读出过程中，选中行上的所有基本存储电路中的电容都受到打扰，因此为打扰，因此为破坏性读出破坏性读出。为了在读出之后，仍能保存所容纳的。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。写。计算机组成原理计算机组成原理33写操作写操作 行选择线为行选择线为“1 1”；T T1 1管处于可导通的状态，如果列选择信管处于可导通的状态，如果列选择信号也

27、为号也为“1 1”则此基本存储电路被选中，于是由数据输入输则此基本存储电路被选中，于是由数据输入输出线送来的信息通过刷新放大器和出线送来的信息通过刷新放大器和T T1 1管送到电容管送到电容C C。 刷新刷新 虽然进行一次读写操作实际上也进行了刷新，但是，由虽然进行一次读写操作实际上也进行了刷新，但是，由于读写操作本身是随机的，所以，并不能保证所有的于读写操作本身是随机的，所以，并不能保证所有的RAMRAM单单元都在元都在2ms2ms中可以通过正常的读写操作来刷新，由此，专门中可以通过正常的读写操作来刷新，由此，专门安排了存储器刷新周期完成对安排了存储器刷新周期完成对动态动态RAMRAM的刷新

28、的刷新。计算机组成原理计算机组成原理34 集成度高，功耗低集成度高，功耗低 具有易失性，必须刷新。具有易失性，必须刷新。 破坏性读出，必须读后重写破坏性读出，必须读后重写 读后重写，刷新均经由刷新放大器进行。读后重写，刷新均经由刷新放大器进行。 刷新时只提供行地址，由各列所拥有的刷新放大器，刷新时只提供行地址，由各列所拥有的刷新放大器， 对选中行全部存储细胞实施同时集体读后重写对选中行全部存储细胞实施同时集体读后重写( (再生再生) )。DRAMDRAM的电气特征：的电气特征：计算机组成原理计算机组成原理35内部结构内部结构Intel2164(64K1)2.DRAM2.DRAM存储芯片实例存储

29、芯片实例计算机组成原理计算机组成原理36 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 Intel 2164(64K1)引脚 A0A7：地址输入线：地址输入线RAS：行地址选通信号线，兼：行地址选通信号线，兼起片选信号作用（整个读写周起片选信号作用（整个读写周期，期，RAS一直处于有效状态）一直处于有效状态）CAS：列地址选通信号线：列地址选通信号线WE：读写控制信号：读写控制信号 0-写写 1-读读Din：数据输入线：数据输入线Dout：数据输出线：数

30、据输出线计算机组成原理计算机组成原理37DRAMDRAM时序时序读周期读周期：行地址有效行地址有效行地址选通行地址选通列地址有效列地址有效列地址选通列地址选通数据输出数据输出行选通、列选通及地址撤销行选通、列选通及地址撤销ADD(a) 读周期tCASDout行地址行地址列地址列地址数 据数 据WECASRAS计算机组成原理计算机组成原理38DRAMDRAM时序时序写周期：写周期：行地址有效行地址有效行地址选通行地址选通列地址、数据有效列地址、数据有效列地址选列地址选通通数据输入数据输入行选通、列选通及地址撤销行选通、列选通及地址撤销address( (b b) )写写周周期期tRAStCYC行

31、行地地址址列列地地址址数 据DinWECASRAS计算机组成原理计算机组成原理393.DRAM3.DRAM的刷新的刷新(1) DRAM(1) DRAM的刷新的刷新 不管是哪一种动态不管是哪一种动态RAMRAM，都是利用电容存储电荷的原理来保存，都是利用电容存储电荷的原理来保存信息的，由于电容会逐渐放电，所以，对动态信息的，由于电容会逐渐放电，所以，对动态RAMRAM必须不断进行必须不断进行读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。读出和再写入，以使泄放的电荷受到补充，也就是进行刷新。 动态动态MOS存储器采用存储器采用“读出读出”方式进行刷新方式进行刷新, 先将原存信息先将原存信息

32、读出，再由刷新放大器形成原信息并重新写入。读出，再由刷新放大器形成原信息并重新写入。(2) (2) 刷新周期刷新周期 从上一次对整个存储器刷新结束到下一次对整个存储器全从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。部刷新一遍为止，这一段时间间隔叫刷新周期。一般为一般为2ms, 4ms, 8ms。(3) (3) 刷新方式刷新方式常用的刷新方式有三种常用的刷新方式有三种: 集中式、分散式、异步式。集中式、分散式、异步式。计算机组成原理计算机组成原理40 在整个刷新间隔内，前一段时间重复进行读在整个刷新间隔内，前一段时间重复进行读/写周期或维持写周期或维

33、持周期，等到需要进行刷新操作时，便暂停读周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。逐行刷新整个存储器，它适用于高速存储器。tCtCtCtCtCtCtC 集中式刷新集中式刷新计算机组成原理计算机组成原理41例如：对例如：对128 128矩阵存储器刷新。矩阵存储器刷新。刷新时间相当于刷新时间相当于128个读周期；个读周期； 设刷新周期为设刷新周期为2ms，读，读/写周期为写周期为0.5 s，则，则 刷新周期有刷新周期有4000个个周期，其中周期，其中 3782个周期（个周期（1936 s）用来读）用来读/写或维持信息；写或维持信

34、息； 128个周期（个周期（64 s）用来刷新操作；）用来刷新操作； 当当3781个周期结束，便开始进行个周期结束，便开始进行128个周期，个周期，64 s的刷新操作。的刷新操作。集中式刷新适用于高速存储器。集中式刷新适用于高速存储器。存在不能进行读写操作的死区时间存在不能进行读写操作的死区时间.计算机组成原理计算机组成原理42 把一个存储周期把一个存储周期tc分为两半，周期前半段时间分为两半，周期前半段时间tm用来读用来读/写操作写操作或维持信息，周期后半段时间或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经作为刷新操作时间。这样，每经过过128个系统周期时间，整个存储器便全部刷新

35、一遍。个系统周期时间，整个存储器便全部刷新一遍。 分散式刷新分散式刷新分散式刷新系统速度降低，但不存在停止读写操作的死时间。分散式刷新系统速度降低，但不存在停止读写操作的死时间。W/RW/R REFREF W/RW/R REFREFW/RW/R REFREF计算机组成原理计算机组成原理43 异步式刷新异步式刷新是前两种方式的结合。是前两种方式的结合。例如例如：对：对2116来说，在来说，在2ms中内把中内把128行刷新一遍。行刷新一遍。 2000 s 128 15.5 s 即：每即：每15.5 s 刷新一行。刷新一行。 计算机组成原理计算机组成原理44 在这种刷新操作中，基本上只用在这种刷新操

36、作中，基本上只用RASRAS信号来控制刷新，信号来控制刷新，CASCAS信信号不动作。为了确保在一定范围内对所有行都刷新，号不动作。为了确保在一定范围内对所有行都刷新，使用一种使用一种外部计数器。外部计数器。 2)CAS2)CAS在在RASRAS之前的刷新之前的刷新 这种方式是在这种方式是在RASRAS之前使之前使CASCAS有效，有效，启动内部刷新计数器启动内部刷新计数器，产，产生需要刷新的行地址，而忽略外部地址线上的信号。目前生需要刷新的行地址，而忽略外部地址线上的信号。目前256K256K位以上的位以上的DRAMDRAM片子通常都具有这种功能。片子通常都具有这种功能。(4) 刷新操作种类

37、刷新操作种类1)1)只用只用RASRAS信号的刷新信号的刷新计算机组成原理计算机组成原理45例例: 说明说明1M1位位DRAM片子的刷新方法，刷新周期定为片子的刷新方法，刷新周期定为8ms。 1M位的存储单元排列成位的存储单元排列成 512 2048的矩阵；的矩阵； 如果选择一个行地址进行刷新，如果选择一个行地址进行刷新， 刷新地址为刷新地址为A0A8（29），）， 因此这一行上的因此这一行上的2048个存储元同时进行刷新；个存储元同时进行刷新； 在在8ms内进行内进行512个周期的刷新；个周期的刷新； 刷新方式可采用：刷新方式可采用： 在在8ms中进行中进行512次刷新操作的集中刷新方式；次

38、刷新操作的集中刷新方式； 按按8ms51215.5 s刷新一次的异步刷新方式。刷新一次的异步刷新方式。计算机组成原理计算机组成原理46tCtCtCtCtCtCtC计算机组成原理计算机组成原理474.4.存储器控制电路存储器控制电路DRAMDRAM存储器的刷新需要有硬件电路的支持，包括：存储器的刷新需要有硬件电路的支持，包括： 刷新计数器、刷新计数器、 刷新刷新/ /访存裁决、访存裁决、 刷新控制逻辑刷新控制逻辑等。等。 这些控制线路形成这些控制线路形成DRAMDRAM控制器。控制器。 DRAMDRAM控制器是控制器是CPUCPU和和DRAMDRAM的接口电路，它将的接口电路，它将CPUCPU的

39、的 信号变换成适合信号变换成适合DRAMDRAM片子的信号。片子的信号。计算机组成原理计算机组成原理48DRAMDRAM控制器控制器RASCASWE读读/写写地址总线地址总线地址地址计算机组成原理计算机组成原理49(2)(2)刷新定时器：刷新定时器： 定时电路用来提供刷新请求。定时电路用来提供刷新请求。(3)(3)刷新地址计数器刷新地址计数器：只用：只用RASRAS信号的刷新操作，需要提供刷新地址计数器。信号的刷新操作，需要提供刷新地址计数器。 对于对于1M1M位的片子，需位的片子，需512512个地址，故刷新计数器个地址，故刷新计数器9 9位。位。(4)(4)仲裁电路仲裁电路：对同时产生的来

40、自：对同时产生的来自CPUCPU的访问存储器的请求和来自刷新定时的访问存储器的请求和来自刷新定时 器的刷新请求的优先权进行裁定。器的刷新请求的优先权进行裁定。(5)(5)定时发生器定时发生器：提供行地址选通信号：提供行地址选通信号RASRAS、列地址选通信号、列地址选通信号CASCAS和写信号和写信号WE. WE. (1) 地址多路开关地址多路开关 读写操作时向读写操作时向DRAM片子分时送出行地址和列地址；片子分时送出行地址和列地址； 刷新时需要提供刷新地址。刷新时需要提供刷新地址。计算机组成原理计算机组成原理50高性能的主存储器高性能的主存储器 EDRAM EDRAM又称增强型又称增强型D

41、RAM(Enhanced DRAM),DRAM(Enhanced DRAM),它在它在DRAM DRAM 芯片上集成了一个芯片上集成了一个SRAMSRAM实现的小容量高速缓冲存储器，实现的小容量高速缓冲存储器，从而使从而使DRAMDRAM芯片的性能得到显著改进。芯片的性能得到显著改进。1.EDRAM1.EDRAM芯片芯片(1) 工作过程；工作过程；(2) 猝发式读取；猝发式读取；(3) EDRAM结构的两个优点结构的两个优点: 在在SRAM读出期间可同时对读出期间可同时对DRAM刷新；刷新； 输入、输出途径是分开的，可在写操作完成的同时启动输入、输出途径是分开的，可在写操作完成的同时启动 同一

42、行的读操作。同一行的读操作。计算机组成原理计算机组成原理51计算机组成原理计算机组成原理522.EDRAM2.EDRAM内存条内存条组成组成1M*32位的存储模块位的存储模块计算机组成原理计算机组成原理53 8个芯片共用片选信号个芯片共用片选信号Sel、行选通信号、行选通信号RAS、刷新、刷新 信号信号Ref和地址输入信号和地址输入信号A0A10； 两片两片EDRAM芯片的列选信号芯片的列选信号CAS连接在一起，形成连接在一起，形成 一个一个1M 8位位(1MB) 的片组；再由的片组；再由4个片组组成一个个片组组成一个 1M 32位位(4MB) 的存储模块；的存储模块； 4个片组的列选信号个片

43、组的列选信号CAS0CAS3分别与分别与CPU的的4个子个子 节信号节信号BE0BE3相对应，以允许存取相对应，以允许存取8位或位或16位的字。位的字。 当进行当进行32位存取时，位存取时，BE0BE3全部有效，此时认为全部有效，此时认为 A1A0位为位为0（CPU没有没有A1A0引脚）。引脚）。由容量为由容量为1M4位的位的EDRAM, 组成组成1M32位的存储模块位的存储模块计算机组成原理计算机组成原理54 当某模块被选中，此模块的当某模块被选中，此模块的8个个EDRAM芯片同时动作，芯片同时动作，8个个4 位数据端口位数据端口D3 D0同时与同时与32位数据总线交换数据，完成一位数据总线

44、交换数据，完成一次次32位字的存取。位字的存取。 20位地址分位地址分11位的行地址和位的行地址和9位的列地址，分别在位的列地址，分别在RAS和和CAS有效时同时输入到有效时同时输入到8个芯片的地址引脚。个芯片的地址引脚。 上述存储模块本身具有高速成块存取能力上述存储模块本身具有高速成块存取能力, 这种模块内存储这种模块内存储字完全顺序排放，以猝发式存取来完成高速成块存取的方式，字完全顺序排放，以猝发式存取来完成高速成块存取的方式，在当代微型机中获得了广泛应用。在当代微型机中获得了广泛应用。配置配置4个上述模块，组成个上述模块，组成16MB存储器，存储器，A23A22用作模块选择。用作模块选择

45、。 将由将由EDRAM芯片组成的模块做成小电路插件板形式，称芯片组成的模块做成小电路插件板形式，称为内存条。为内存条。计算机组成原理计算机组成原理55DRAMDRAM的研制与发展的研制与发展增强型增强型DRAMDRAM(EDRAM)(EDRAM)晶体管开关加速晶体管开关加速集成小容量集成小容量SRAM cacheSRAM cache扩展数据输出扩展数据输出DRAM(DRAM(EDO DRAMEDO DRAM) )（Extended Data Out DRAM）数据带宽高数据带宽高计算机组成原理计算机组成原理56同步同步DRAM(DRAM(SDRAMSDRAM) ) （Synchronous D

46、RAMSynchronous DRAM）读写速度比读写速度比EDO DRAMEDO DRAM快快SDRAMSDRAM的读写操作与处理器的其它操作可以同步进行的读写操作与处理器的其它操作可以同步进行采用成组传送方式采用成组传送方式DDRAMDDRAM：双倍速率：双倍速率SDRAMSDRAM（ Dual date rate SDRAM Dual date rate SDRAM ）RambusRambus DRAM( DRAM(RDRAMRDRAM) )采用新的接口采用新的接口, ,专用专用RDRAMRDRAM总线总线采用异步成组数据传输协议采用异步成组数据传输协议集成集成RAMRAM存储阵列存储阵

47、列+ +刷新刷新+ +裁决裁决+ +专用专用RAMRAM: video: video计算机组成原理计算机组成原理57(1) 与与CPU的连接的连接 主要是主要是 地址线、控制线、数据线地址线、控制线、数据线 的连接。的连接。(2) 多个芯片连接多个芯片连接 存储器容量与实际存储器的要求多有不符。存储器容量与实际存储器的要求多有不符。 如前所述存如前所述存储器芯片有不同的组织形式，如储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等；等； 实际使用时，需进行实际使用时，需进行字和位扩展字和位扩展(多个芯片连接），组成多个芯片连接），组成你所需要的实际的存储器，如你所需要的实际

48、的存储器，如 1K*8、4K*8 等的存储器。等的存储器。存储器的基本组织计算机组成原理计算机组成原理58A0A12D0D7位扩展法位扩展法 只加大字长，而存储器的字数与存储器芯片字数一致只加大字长，而存储器的字数与存储器芯片字数一致, 对对片子没有选片要求。片子没有选片要求。地址线地址线需需 13 根根 数据线数据线 8 根根 控制线控制线 WR接存储器的接存储器的WE 计算机组成原理计算机组成原理592:416K 816K 816K 816K 8字扩展法字扩展法用用16K 8位的芯片组成位的芯片组成64K K 8位的存储器需位的存储器需4个芯片个芯片 地址线地址线 共需共需16根根 片内：

49、片内：(214 = 16384) 14根，选片：根，选片：2根根 数据线数据线 8根根 控制线控制线 WE 计算机组成原理计算机组成原理60最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明总地址片内A13

50、 A12 .A1 A0选片A15 A14地址片号地址空间分配表地址空间分配表计算机组成原理计算机组成原理61 字位同时扩展法字位同时扩展法计算机组成原理计算机组成原理62*ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ例例 有若干片有若干片1M8位的位的SRAM芯片，采用字扩展方法构成芯片，采用字扩展方法构成4MB存储器，问存储器，问(1) 需要多少片需要多少片RAM芯片？芯片？(2) 该存储器需要多少地址位？该存储器需要多少地址位？(3) 画出该存储器与画出

51、该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信号、数的接口信号有地址信号、数据信号、控制信号据信号、控制信号MREQ和和R/W#。(4) 给出地址译码器的逻辑表达式。给出地址译码器的逻辑表达式。解：解：(1) 需要需要4M/1M = 4片片SRAM芯片；芯片；(2) 需要需要22条地址线条地址线(3) 译码器的输出信号逻辑表达式为：译码器的输出信号逻辑表达式为： ramsel32-4 译码ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A CE

52、1M 8DWE* A CE1M 8DWE* A CE1M 8D计算机组成原理计算机组成原理63例例 设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问：(1) 采用字扩展方法构成采用字扩展方法构成2048KB的存储器需要多少片的存储器需要多少片SRAM芯片？芯片？(2) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？(3) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址信号、的接口信号有地址信号、数据信号、控制信号数据信号、控制信号MREQ#和和R/W#。解：解：(1) (1) 该存储器需要该存储器需要2048K/256K =

53、82048K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2) 需要需要2121条地址线，因为条地址线，因为2 22121=2048K=2048K，其中高，其中高3 3位用于芯片选择，低位用于芯片选择，低1818位作为位作为每个存储器芯片的地址输入。每个存储器芯片的地址输入。(3) (3) 该存储器与该存储器与CPUCPU连接的结构图如下。连接的结构图如下。 ramsel73-8译码ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DW

54、E A CE256K8DWE A CE256K8D计算机组成原理计算机组成原理64例例 设有若干片设有若干片256K8位的位的SRAM芯片，问：芯片，问：(1) 如何构成如何构成2048K32位的存储器？位的存储器？(2) 需要多少片需要多少片RAM芯片？芯片？(3) 该存储器需要多少字节地址位？该存储器需要多少字节地址位？(4) 画出该存储器与画出该存储器与CPU连接的结构图，设连接的结构图，设CPU的接口信号有地址的接口信号有地址信号、数据信号、控制信号信号、数据信号、控制信号MREQ#和和R/W#。解：解：采用字位扩展的方法。需要采用字位扩展的方法。需要32片片SRAM芯片。芯片。 ra

55、msel73-8 译码ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#MREQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D计算机组成原理计算机组成原理65只读存储器只读存储器闪速存储器闪速存储器高速存储器高速存储器计算机组成原理计算机组成原理66只读存储器只读存储器1.ROM1.ROM的分类的分类 缺点缺点不能重写不能重写只能一次只能一次性改写性改写只读存储器只读存储器 掩模式掩模式 (ROM)一次编程一次

56、编程(PROM) 多次编程多次编程(EPROM)(EEPRPM)定义定义数据在芯片制造过程数据在芯片制造过程中就确定中就确定 用户可自行改变产品用户可自行改变产品中某些存储元中某些存储元 可以用紫外光照可以用紫外光照 射射或电擦除原来的数据，或电擦除原来的数据，然后再重新写入新的数然后再重新写入新的数据据优点优点 可靠性和集成度可靠性和集成度高，价格便宜高，价格便宜 可以根据用户需要可以根据用户需要编程编程 可以多次改写可以多次改写ROM中的内容中的内容闪速存储器闪速存储器Flash memory计算机组成原理计算机组成原理67(1) (1) 掩模式掩模式ROMROM 采用掩模工艺制成，其内容

57、由厂方生产时写入，用户只采用掩模工艺制成，其内容由厂方生产时写入，用户只能读出使用而不能改写。能读出使用而不能改写。有有MOSMOS管的位管的位表示存表示存1 1，没有没有MOSMOS管的位管的位表示存表示存0 0。计算机组成原理计算机组成原理68(2) (2) 可写入（可编程）只读存储器可写入（可编程）只读存储器PROMPROM例：熔丝烧断型例：熔丝烧断型写写“0”时：时： 烧断熔丝烧断熔丝写写“1”时：时： 保留熔丝保留熔丝行线行线X X位位线线Y YVccVccT TXYXY熔丝熔丝计算机组成原理计算机组成原理69(3)(3)光擦可编程只读存储器光擦可编程只读存储器EPROMEPROM

58、基本存储元电路基本存储元电路N型P+P+计算机组成原理计算机组成原理70计算机组成原理计算机组成原理71EPROMEPROM实例实例(128*16*8)计算机组成原理计算机组成原理72EPROMEPROM实例实例 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE A10 CE O7 O6 O5 O4 O3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 EPROM 2716 2K8引脚 数据输出数据输出读读 输出输出未选中未选中 高阻高阻 功率下降功率下降 高

59、阻高阻 编程编程 PD/PGM 低低 无关无关 高高 由低到高脉冲由低到高脉冲 CS 低低 高高无关无关 高高 Vpp +5V +5V +5V+25V Vcc +5V +5V +5V +5V 输入输入引脚引脚操作操作工作模式选择工作模式选择计算机组成原理计算机组成原理73(4) (4) 电擦可编程只读存储器电擦可编程只读存储器EEPROMEEPROM 若若V VG G为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一为正电压，第一浮空栅极与漏极之间产生隧道效应，使电子注入第一浮空栅极，即编程写入。浮空栅极，即编程写入。 若使若使V VG G为负电压，强使第一级浮空栅极的电子散失，即擦

60、除。为负电压，强使第一级浮空栅极的电子散失，即擦除。 EEPROM EEPROM的编程与擦除电流很小的编程与擦除电流很小, ,可用普通电源供电可用普通电源供电, ,而且擦除可按字节进而且擦除可按字节进行。行。 它的主要它的主要特点是能在特点是能在应用系统中应用系统中在线改写，在线改写，断电后信息断电后信息保存，因此保存，因此目前得到广目前得到广泛应用。泛应用。第一级浮空栅第一级浮空栅第二级浮空栅第二级浮空栅计算机组成原理计算机组成原理74电可擦写电可擦写ROMEEPROM及Flash存储器基片源极- - - - - - -漏极电极导体控制栅极二氧化硅计算机组成原理计算机组成原理752.2.存储