可编程逻辑器件（EDA）：第5章 VHDL设计进阶

1、EDA技术实用教程技术实用教程第第5 5章章 VHDL设计进阶设计进阶 5.1 5.1 数数 据据 对对 象象 5.1.1 常数常数5.1 5.1 数数 据据 对对 象象 5.1.2 变量变量5.1 5.1 数数 据据 对对 象象 5.1.3 信号信号5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象

2、象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.1 5.

3、1 数数 据据 对对 象象 5.1.4 进程中的信号赋值与变量赋值进程中的信号赋值与变量赋值5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.1 含同步含同步并行预置功能并行预置功能的的8位移位寄位移位寄存器设计存器设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.1 含同步并行预置功能的含同步并行预置功能的8位移位寄存器设计位移位寄存器设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.2 移位模式可控的移位模式可控的8位移位寄存器设计位移位寄存器设计 接下页接下页5.2 VHDL5.2

4、 VHDL设计实例及其语法内涵设计实例及其语法内涵 接上页接上页5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.2 移位模式可控的移位模式可控的8位移位寄存器设计位移位寄存器设计 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 LOOP语句的常用表达方式有两种：语句的常用表

5、达方式有两种：（1）单个）单个LOOP语句语句 （2）FOR_LOOP语句语句 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.3 位矢中位矢中1码个数统计电路设计码个数统计电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.4 三态门设计三态门设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.4 三态门设计三态门设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL5.2 VHDL设计实例及

6、其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.5 双向端口的设计方法双向端口的设计方法 5.2.6 三态总三态

7、总线电路设计线电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.6 三态总线电路设计三态总线电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.6 三态总线电路设计三态总线电路设计 5.2 VHDL5.2 VHDL设计实例及其语法内涵设计实例及其语法内涵 5.2.7 双边沿触发时序电路设计讨论双边沿触发时序电路设计讨论 5.3 5.3 顺序语句归纳顺序语句归纳 5.3.1 进程语句格式进程语句格式 5.3 5.3 顺序语句归纳顺序语句归纳 5.3.2 进程结构组成进程结构组成 进程说明部分进程说明部分 定义一些局

8、部量，可包括数据定义一些局部量，可包括数据类型、常数、变量、属性、子类型、常数、变量、属性、子程序等程序等 顺序描述语句顺序描述语句 信号赋值语句信号赋值语句变量赋值语句变量赋值语句 进程启动语句进程启动语句子程序调用语句子程序调用语句顺序描述语句顺序描述语句进程跳出语句进程跳出语句 敏感信号参数表敏感信号参数表 多数多数VHDL综合器要求敏感信号表必须列出本综合器要求敏感信号表必须列出本进程中所有输入信号名进程中所有输入信号名 5.3 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 1. PROCESS为一无限循环语句为一无限循环语句 2. 进程中的顺序语句具有明显的顺序和并

9、行双重性进程中的顺序语句具有明显的顺序和并行双重性 5.3 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 3. 进程语句本身是并行语句进程语句本身是并行语句 5.3 5.3 顺序语句归纳顺序语句归纳 5.3.3 进程要点进程要点 4. 信号可以是多个进程间的通信线信号可以是多个进程间的通信线5. 一个进程中只允许描述对应于一个时钟信号的同步时序逻辑一个进程中只允许描述对应于一个时钟信号的同步时序逻辑 5.4 5.4 并行赋值语句讨论并行赋值语句讨论 5.5 IF5.5 IF语句概述语句概述 5.5 IF5.5 IF语句概述语句概述 5.5 IF5.5 IF语句概述语句概述 5

10、.5 IF5.5 IF语句概述语句概述 5.6 5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 5.6 5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 接下页接下页5.6 5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 接上页接上页5.6 5.6 半整数与奇数分频电路设计半整数与奇数分频电路设计 5.7 5.7 仿仿 真真 延延 时时 5.7.1 固有延时固有延时 5.7 5.7 仿仿 真真 延延 时时 5.7.2 传输延时传输延时 5.7.3 仿真仿真 5.8 VHDL5.8 VHDL的的RTLRTL表述表述 5.8.1 行为描述行为描述 5.8 VHDL5.8 VHDL的的RTLRTL表述表述 5.8.1 行为描述行为描述 5.8 VHDL5.8 VHDL的的