数字电子技术--刘汉华-第6章时序逻辑电路ppt课件

1、第六章第六章 时序逻辑电路时序逻辑电路6.1 概述概述6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 假设干常用的时序逻辑电路假设干常用的时序逻辑电路6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法6.5 时序逻辑电路中的竞争冒险景象自学时序逻辑电路中的竞争冒险景象自学一、定义：任一时辰电路的稳定输出不仅取决于一、定义：任一时辰电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的形状，当时的输入信号，而且还取决于电路原来的形状，或者说，还与以前的输入有关。或者说，还与以前的输入有关。构造上的特点：构造上的特点：1. 必需包含存储器，通常还包含组合电路；必需包含存储器，

2、通常还包含组合电路； 2.存储器的输出形状必需反响到组合电路的输入端。存储器的输出形状必需反响到组合电路的输入端。CP ai bi ci-1(Q) si ci(D) 0 a0 b0 0 s0 c01 a1 b1 c0 s1 c12 a2 b2 c1 s2 c2由此可归纳出时序电路的框图：由此可归纳出时序电路的框图：二 、时序电路的框图外外部部输输入入外外部部输输出出原形状原形状: q1ql新形状：新形状：q*1ql三、描画其逻辑功能的方程组三、描画其逻辑功能的方程组驱动方程，向量表示：驱动方程，向量表示： Z=GX,Q形形状状变变量量输出方程输出方程,向量表示：向量表示：Y=FX,Q形状用形状

3、用qlq1表示。表示。形状方程，向量表示：形状方程，向量表示：Q*=HX,Q四、时序电路的分类有关、与QXQXFY),( 同步时序逻辑电路：电路中一切触发器形状的变化都在同一同步时序逻辑电路：电路中一切触发器形状的变化都在同一 时钟信号的同一边沿发生。时钟信号的同一边沿发生。 异步时序逻辑电路：不满足同步时序逻辑电路的条件。异步时序逻辑电路：不满足同步时序逻辑电路的条件。 不在同一时钟边沿翻转；不在同一时钟边沿翻转； 没有一致的时钟信号。没有一致的时钟信号。按输出信号的特点分按输出信号的特点分:米利型：米利型：穆尔型：输出信号只取决于电路的形状。穆尔型：输出信号只取决于电路的形状。电路能够没有

4、输入信号。电路能够没有输入信号。同步时序逻辑电路；同步时序逻辑电路；异步时序逻辑电路。异步时序逻辑电路。米利型米利型Mealy 穆尔型穆尔型Moore仅取决于电路状态)(QFY 五、本章重点五、本章重点 时序电路的分析；时序电路的分析； 时序电路的设计；时序电路的设计； 常用电路。常用电路。包括同步和异步时序电路，以包括同步和异步时序电路，以同步电路为重点同步电路为重点只需求同步电路的设计只需求同步电路的设计包括存放器和计数器包括存放器和计数器时序电路也称为形状机时序电路也称为形状机SM(State Machine)或算法形状机或算法形状机ASMAlgorithmic State Machin

5、e)例例6.1 串行加法器电路如图串行加法器电路如图6.1.2所示，写出其输出方程、所示，写出其输出方程、驱动方程和形状方程驱动方程和形状方程图图6.1.2解：其输出方程为解：其输出方程为QbaCbasiiiiii1驱动方程为驱动方程为形状方程为形状方程为给定时序电路给定时序电路即找出在输入和即找出在输入和CLK作用下，电路的次态和输出。作用下，电路的次态和输出。找出该电路的逻辑功能找出该电路的逻辑功能2.把得到的驱动方程代入相应触发器的特性方程中，就把得到的驱动方程代入相应触发器的特性方程中，就可以得到每个触发器的形状方程，由这些形状方程得可以得到每个触发器的形状方程，由这些形状方程得到整个

6、时序逻辑电路的方程组；到整个时序逻辑电路的方程组；3. 根据逻辑图写出电路的输出方程；根据逻辑图写出电路的输出方程；4.写出整个电路的形状转换表、形状转换图和时序图；写出整个电路的形状转换表、形状转换图和时序图；5.由形状转换表或形状转换图得出电路的逻辑功能。由形状转换表或形状转换图得出电路的逻辑功能。1. 从给定的逻辑电路图中写出每个触发器的驱动方程从给定的逻辑电路图中写出每个触发器的驱动方程也就是存储电路中每个触发器输入信号的逻辑函数也就是存储电路中每个触发器输入信号的逻辑函数式；式；1. 写驱动方程写驱动方程2.写形状方程写形状方程3. 写出输出方程；写出输出方程；4.写出电路的形状转换

7、表、形状转换图和时序图写出电路的形状转换表、形状转换图和时序图5. 得出电路的逻辑功能。得出电路的逻辑功能。例例6.2.1 试分析图试分析图6.2.1所示的时序逻辑电路的逻辑功能，所示的时序逻辑电路的逻辑功能，写出它的驱动方程、形状方程和输出方程，写出电路的写出它的驱动方程、形状方程和输出方程，写出电路的形状转换表，画出形状转换图和时序图。形状转换表，画出形状转换图和时序图。图图6.2.1解：解：(1) 驱动方程：驱动方程：23213312121321,)(,1, )(QKQQJQQKQJKQQJ(2) 形状方程：形状方程：JK触发器的特性方程触发器的特性方程QKQJQ* 将驱动方程代入将驱动

8、方程代入JK触发器的特性方程中，得出电触发器的特性方程中，得出电路的形状方程路的形状方程 3232132312121321*)(*QQQQQQQQQQQQQQQQ23213312121321,)(,1, )(QKQQJQQKQJKQQJ(3)输出方程：输出方程：32QQY 三个方程曾经清楚描画一个电路的逻辑功能，但却不三个方程曾经清楚描画一个电路的逻辑功能，但却不能确定电路详细用途能确定电路详细用途 描画时序逻辑电路一切形状的方法有形状转换描画时序逻辑电路一切形状的方法有形状转换表形状转换真值表、形状转换图、形状机流程图表形状转换真值表、形状转换图、形状机流程图和时序图。和时序图。 此电路没有

9、输入变量，属于穆尔型的时序逻辑电此电路没有输入变量，属于穆尔型的时序逻辑电路，输出端的形状只决议于电路的初态。路，输出端的形状只决议于电路的初态。 根据形状方程将一切的输入变量和电路初态的取根据形状方程将一切的输入变量和电路初态的取值，代入电路的形状方程和输出方程，得到电路次态值，代入电路的形状方程和输出方程，得到电路次态新态新态)的输出值，列成表即为形状转换表的输出值，列成表即为形状转换表图图6.2.1由形状转换表可知，此时序电路为七进制加法计数器，由形状转换表可知，此时序电路为七进制加法计数器，其中其中Y为进位脉冲的输出端。为进位脉冲的输出端。 3232132312121321*)(*QQ

10、QQQQQQQQQQQQQQ设初态设初态Q3Q2Q1=000，由形状方程可得：，由形状方程可得：图图6.2.2 在时钟脉冲在时钟脉冲序列的作用下，序列的作用下，电路的形状、输电路的形状、输出形状随时间变出形状随时间变化的波形叫做时化的波形叫做时序图。序图。图图6.2.3例例6.2.2 分析图分析图6.2.4所示的时序逻辑电路的功能，写出电所示的时序逻辑电路的功能，写出电路的驱动方程、形状方程和输出方程，画出电路的形状路的驱动方程、形状方程和输出方程，画出电路的形状转换图。转换图。解：解： 1 驱动方程：驱动方程：21211QQADQD212121111QQADQQDQnnD触发器的特性方程为触

11、发器的特性方程为Q *D，得，得21211QQADQD21212121)()(QQAQQAQQAQQAY A0时时为为4进制加法计数器进制加法计数器A1时时为为4进制减法计数器进制减法计数器212121111QQADQQDQnn21212121)()(QQAQQAQQAQQAY 可以合成一个形状转换表为：可以合成一个形状转换表为：A0时时A1时时故此电路为有输入控制的逻辑电路，为可控计数器，故此电路为有输入控制的逻辑电路，为可控计数器，A0为加法计数器，为加法计数器，A1为减法计数器。为减法计数器。5)形状转换图：形状转换图：四、形状机流程图四、形状机流程图SM图图四、形状机流程图四、形状机流

12、程图SM图图除了写出驱动方程、形状方程和输出方程等外，还用写出各个除了写出驱动方程、形状方程和输出方程等外，还用写出各个触发器的时钟信号触发器的时钟信号例例6.2.3 知异步时序逻辑电路的逻辑图如图知异步时序逻辑电路的逻辑图如图6.2.6所示，所示，试分析它的逻辑功能，画出电路的形状转换图和时序试分析它的逻辑功能，画出电路的形状转换图和时序图。图。图图6.2.6解：解：1 驱动方程：驱动方程：图图6.2.61,11,132132213100KQQJKJKQJKJ2形状方程形状方程:QKQJQ*可得逻辑电路的形状方程：可得逻辑电路的形状方程：321*32*213*10*0QQQQQQQQQQQ1

13、,11,132132213100KQQJKJKQJKJJK触发器的特性方程为触发器的特性方程为30QQC 0312010;QclkQclkQclkclkclk；图图6.2.6clk此电路为异步十进此电路为异步十进制计数器制计数器321*32*213*10*0QQQQQQQQQQQ0312010;QclkQclkQclkclkclk；30QQC 可以自启动的时序电路。可以自启动的时序电路。右图右图6.3.1是是74LS75的逻辑图，的逻辑图，它是它是4位存放器位存放器图图6.3.1此存放器为并行输入此存放器为并行输入/并行输出并行输出方式。在方式。在CLK高电平常，将高电平常，将D0 D3数据存

14、入，与此前后数据存入，与此前后的的D形状无关。形状无关。 D0 D3为并行数据输入端；为并行数据输入端；CLK为存放时钟输入端为存放时钟输入端RD为清零端为清零端此存放器为并行输入此存放器为并行输入/并行输出并行输出方式。在方式。在CLK时，将时，将D0 D3数据存入，与此前后的数据存入，与此前后的D形形状无关，而且由异步置零清状无关，而且由异步置零清零功能。零功能。 图图6.3.2是是74HC175的内部逻辑的内部逻辑图，由图，由CMOS边沿触发器构成边沿触发器构成的的4位存放器位存放器.图图6.3.2D0 D3为并行数据输入端；为并行数据输入端；CLK为存放脉冲输入端为存放脉冲输入端 首先

15、是存放器，然后是移位。首先是存放器，然后是移位。电路如图电路如图6.3.3所示。所示。图图6.3.3其形状表为其形状表为图图6.3.3驱动方程：驱动方程：形状方程：形状方程：输出方程：输出方程：分析：分析：其波形图为其波形图为数据运算并代码转换，串应用：图图6.3.3串行输入端串行输入端移位脉冲移位脉冲输入端输入端串行输出端串行输出端并行输出端并行输出端本质是先本质是先JKD 。电路如图。电路如图6.3.4所示，其分析原理同上。所示，其分析原理同上。(1) 逻辑图形符号及功能表：如图逻辑图形符号及功能表：如图6.3.5所示所示( 下页下页)。DIR数据数据右移串行输右移串行输入端入端DIL数据

16、左移串行输入端数据左移串行输入端D0D3数据并行输入端数据并行输入端Q0Q3数据并行输出端数据并行输出端S1、S0任任务方式选择端务方式选择端Q3数据右移串行输出数据右移串行输出端端Q0数据左移串行输出数据左移串行输出端端图图6.3.6(2)扩展：由两片扩展：由两片74LS194A构成构成8位双向移位存放器，如位双向移位存放器，如图图6.3.6 所示所示运用举例数值运算 P276 例6.3.1 Y =8M+2N置置数数右右移移例例6.3.2试分析图试分析图6.3.7所示电路的分频系数为多少。输出所示电路的分频系数为多少。输出端为箭头所示。端为箭头所示。解：分频系数为解：分频系数为26=122.

17、分类：分类：同步、异步；同步、异步；加法递增、减法、可逆加加法递增、减法、可逆加/减；减；二进制、二二进制、二十进制、恣意进制。十进制、恣意进制。3.参数：参数：1.功能：对输入的时钟脉冲进展计数。功能：对输入的时钟脉冲进展计数。按触发器翻转按触发器翻转情况分类情况分类按计数器中数按计数器中数字增减分类字增减分类按计数器中数按计数器中数字编码分类字编码分类下面以四位二进制加法计数器为例，研讨分下面以四位二进制加法计数器为例，研讨分析方法。析方法。二进制计数器、十进制计数器、六十进制等二进制计数器、十进制计数器、六十进制等按计数容量分按计数容量分由此得出规律，假设用由此得出规律，假设用T 触发器

18、构触发器构成计数器，那么第成计数器，那么第i位触发器输入端位触发器输入端Ti 的逻辑式应为：的逻辑式应为：10021TQQQTiii.原理：在多位二进制数末位加原理：在多位二进制数末位加1，假，假设第设第i 位以下皆为位以下皆为1时，那么第时，那么第i 位应位应翻转。翻转。模为二的整数次幂。模为二的整数次幂。图图6.3.8为为4位同步二进制加位同步二进制加法计数器的逻辑电路。每个法计数器的逻辑电路。每个触发器都是联成触发器都是联成T 触发器。触发器。21031020101QQQTQQTQTT图图6.3.8T触发器的特性方程触发器的特性方程QTQTQ*那么形状方程为那么形状方程为32103210

19、3210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQc.输出方程：输出方程：21031020101QQQTQQTQTT图图6.3.83210QQQQC 321032103210*3210210210*2101010*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ3210QQQQC (1)由于每输入由于每输入16个个CLK 脉冲触发器的形状一循环，脉冲触发器的形状一循环，并在输出端并在输出端C产生一进位信号，故为产生一进位信号，故为16进制计数器。进制计数器。假设二进制数

20、码的位数为假设二进制数码的位数为n，而计数器的循环周期为，而计数器的循环周期为2n，这样计数器又叫二进制计数器。将计数器中能计，这样计数器又叫二进制计数器。将计数器中能计到的最大数称为计数器的容量，为到的最大数称为计数器的容量，为2n1.(2) 计数器有分频功能，也把它叫做分频器。假设计数器有分频功能，也把它叫做分频器。假设CLK脉冲的频率为脉冲的频率为 f0 , 那么由那么由16进制计数器的时序图可知，进制计数器的时序图可知，输出端输出端Q0、Q1、Q2、Q3的频率为的频率为f0 / 2、f0 / 4、f 0 / 8、f0 / 16.同步预同步预置数置数异步清零异步清零任务形任务形状控制状控

21、制数据输入数据输入74LS162,74LS163等是等是同步清零方式同步清零方式原理：在多位二进制数末位减原理：在多位二进制数末位减1，假设第假设第i 位以下皆为位以下皆为0时，那么第时，那么第i 位应翻转。位应翻转。 由此得出规律，假设用由此得出规律，假设用T 触触发器构成计数器，那么第发器构成计数器，那么第i 位触发位触发器输入端器输入端Ti 的逻辑式应为：的逻辑式应为：10021TQQQTiii.11101101100011101四位二进制减法计数器的电路四位二进制减法计数器的电路如图如图6.3.10。图图6.3.1010021TQQQTiii. a.单时钟式加单时钟式加/减控制式减控制

22、式驱动方程驱动方程:电路的时序图见下页图。电路的时序图见下页图。74LS191加加/减控制端减控制端异步置数异步置数10021TQQQTiii.10021TQQQTiii.同步十六进制加/减计数器74LS191的时序图 预置数输入端预置数输入端加减计数控制端加减计数控制端进位进位/借位输出端借位输出端计数输出端计数输出端异步置数控制端异步置数控制端使能控制端使能控制端串行时钟输出端串行时钟输出端时钟输入端时钟输入端(计数脉冲输入端计数脉冲输入端)74LS191逻辑符号和功能表如图逻辑符号和功能表如图6.3.11所示。所示。 74LS193为双时钟加为双时钟加/减计数器，一个时钟用作加减计数器，

23、一个时钟用作加法计数脉冲，一个时钟用作减法计数脉冲，其图形符法计数脉冲，一个时钟用作减法计数脉冲，其图形符号和功能表如图号和功能表如图6.3.12所示。所示。3001QQQT030120123QQQQQQQQT30210310230101QQQQQTQQTQQTT其电路如图其电路如图6.3.13所示。所示。图图6.3.13330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ30QQC /0/0/0/0/0/0/0/0/0/1/0/1/0/1/1/1/C计数器能计数器能自启动自启动当计数器的任何一种形状都当计

24、数器的任何一种形状都能进入到有效循环中，这种能进入到有效循环中，这种计数器称为能自启动计数器。计数器称为能自启动计数器。330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ30QQC 74160 (74LS160 ) 逻辑符号和功能表如图逻辑符号和功能表如图6.3.14所示。所示。根本原理：对二进根本原理：对二进制减法计数器进展制减法计数器进展修正，在修正，在0000时减时减“1后跳变为后跳变为1001，然后按二进制减法然后按二进制减法计数就行了。其计数就行了。其T0和和T3不变，而不变，而T1和和T2修正

25、为：修正为：)(123001QQQQQT)(3201012QQQQQQT)(32101012QQQQQQQT其逻辑电路如图其逻辑电路如图6.3.15所示所示 0123321012123010)()(1QQQTQQQQQTQQQQTT图图6.3.150123QQQQB/1/0/0/0/0/0/0/0/0/0/B/0/0/0/0/0/0能自启动能自启动图图6.3.15逻辑图形符号及功能表逻辑图形符号及功能表注：注：74LS190为单时钟十进制可逆计数器，除了为单时钟十进制可逆计数器，除了74LS190外，还有外，还有74LS168、CC4510，还有双时钟类，还有双时钟类型的型的74LS192、C

26、C40192等。等。加法计数形状转换表：加法计数形状转换表：图图6.3.17特点：当特点：当Qi-1有下降沿时，有下降沿时，Qi翻转。翻转。CPi=Qi-1CP0=cp000001Q2Q1Q0010011100101110111图图6.3.17tpd3减法计数形状转换表：减法计数形状转换表：图图6.3.18原理：在原理：在4位二进制异步加法位二进制异步加法计数器上修正而成，要跳过计数器上修正而成，要跳过1010 1111这六个形状这六个形状1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=1J=0由由JK触发器构成的异步十进制计数器触发器构成的异步十进制计数器,其逻辑电路如图其逻辑

27、电路如图6.3.19所示，其形状表及时序图与同步十进制计数器一所示，其形状表及时序图与同步十进制计数器一样。样。图图6.3.19111131232213100KQQJKJKQJKJ其逻辑符号及功能表如图其逻辑符号及功能表如图6.3.20所示所示图图6.3.20其逻辑符号及功能表如图其逻辑符号及功能表如图6.3.21所示所示 假设已有假设已有N进制计数器如进制计数器如74LS161)，如今要实，如今要实现现M进制计数器进制计数器NMNM置数法置数法置零法置零法步骤：步骤：1.用门普通为与非门译出对应形状用门普通为与非门译出对应形状Si;2.再清零或置数再清零或置数详细操作分三种情况：详细操作分三

28、种情况：(1) 用用 端清零端清零异步置零法；异步置零法；RDLD(3) 用用 端置数端置数同步置数法；同步置数法；(2) 用用 端清零端清零同步置零法；同步置零法；LD异步置异步置零法零法同步置同步置零法零法同步置同步置数法数法LD有的器件有的器件 端端是异步任务的是异步任务的M个形个形状循环状循环M个形个形状循环状循环例例6.3.2 利用置零法将十进制的利用置零法将十进制的74160接成六进制计数器。接成六进制计数器。异步置零法异步置零法解：解：74160有效循环为有效循环为00001001，六进制，六进制为六个形状循环，即为六个形状循环，即00000101，回零信，回零信号取自号取自01

29、10。其接线图如图其接线图如图6.3.22所示，所示，波形如图波形如图6.3.23所示所示进位输出进位输出1图图6.3.22图图6.3.23为保证每个触发器都可清零，采用以下图为保证每个触发器都可清零，采用以下图6.3.27。图图6.3.27宽度与宽度与CLK高电高电平宽度相等平宽度相等例例6.3.3 如图如图6.3.24所示逻辑电路是由所示逻辑电路是由74161构成的计数器，构成的计数器，试分析为几进制计数器？画出形状表、形状转换图和时试分析为几进制计数器？画出形状表、形状转换图和时序图。序图。跳过例子直跳过例子直接到置数法接到置数法)(02QQRD分析：分析：/1Y解：解：形状表为形状表为

30、故由形状表可知为故由形状表可知为5进制计数器。进制计数器。)(02QQRD形状转换图：形状转换图：图图6.3.25例例6.3.4 试用置零法由试用置零法由74LS161构成构成12 进制计数器，画进制计数器，画出时序图。出时序图。解：其形状转换图如图解：其形状转换图如图6.3.25所示，那么产生清零信所示，那么产生清零信号为号为Q3 Q2 Q1 Q0 1100跳过例子直接到置数法跳过例子直接到置数法可实现的电路为如图可实现的电路为如图6.3.26(a)所示，其时序图为所示，其时序图为(b)所示所示图图6.3.26(a)(b)产生预置数信产生预置数信号的形状号的形状方法：译出形状方法：译出形状M

31、-1 。/0/0/0/0/0/0/0/0/0/1/0/1/0/1/1/1/C/1注：同步置零法的初态一定是注：同步置零法的初态一定是S0，而置数法的初态可以，而置数法的初态可以使任何一个形状，只需跳过使任何一个形状，只需跳过MN个形状即可个形状即可初态初态产生预置信产生预置信号的形状号的形状/0/0/0/0/0/0/0/0/1/0/1/0/1/1/1/C利用利用 端端LD/0例例6.3.5 图图6.3.28所示电路是可变计数器。试分析当控制所示电路是可变计数器。试分析当控制变量变量A为为1和和0时电路为几进制计数器。画出各自的时序时电路为几进制计数器。画出各自的时序波形。波形。解：置位信号为解

32、：置位信号为)(DL01303QQAQQQAY预置数为预置数为D3D2D1D00000跳过例子直接跳过例子直接MN的情况的情况由形状表可知，由形状表可知，A0为为10进制计数器，进制计数器，A1为为12进制计数器进制计数器对应对应A0和和A1的形的形状转换表为状转换表为)(DL01303QQAQQQAY其时序波形如下其时序波形如下例例5.3.5 利用置数法由利用置数法由74LS161和和74LS191构成构成7进制加法进制加法计数器。计数器。解：实现的电路如下解：实现的电路如下跳过例子直接跳过例子直接MN的情况的情况方法方法1：多片多片N进制进制计数器计数器连成连成模大于模大于M的计数器的计数

33、器连成连成M进进制计数器制计数器异步置零法异步置零法同步置零法同步置零法同步置数法同步置数法方法方法2：分解分解M=N1*N2，其，其中中N1N，N2N构成构成N1、N2进进制计数器制计数器M进制进制计数器计数器级联级联例如采用串行进位方式，利用例如采用串行进位方式，利用74LS160实现实现100进制计数进制计数器，其电路如图器，其电路如图6.3.29所示。所示。图图6.3.29构造构造N1*N2的计数器模大于的计数器模大于M的计数器的计数器以低位片的进位输出信号作为高位片的任务形状控制信号以低位片的进位输出信号作为高位片的任务形状控制信号例如采用并行进位方式，利用例如采用并行进位方式，利用

34、74LS160实现实现100进制计数进制计数器，其电路如图器，其电路如图6.3.30所示。所示。图图6.3.30a. 假设要实现的假设要实现的M进制可分解成两个小于进制可分解成两个小于N的因数相的因数相乘，即乘，即MN1N2，那么先将，那么先将N进制计数器接成进制计数器接成N1进进制计数器和制计数器和N2进制计数器，再采用串行进位或并行进进制计数器，再采用串行进位或并行进位方式将两个计数器衔接起来，构成位方式将两个计数器衔接起来，构成M进制计数器。进制计数器。例例6.3.6 试利用串行进位方式由试利用串行进位方式由74LS160构成构成24进制加法进制加法计数器计数器解：解：24可分解成可分解

35、成46或者或者38、212)，那么先将两，那么先将两片片74LS160构成构成4进制和进制和6进制计数器，再衔接，其实进制计数器，再衔接，其实现电路如图现电路如图6.3.31所示。所示。MN1N2例例6.3.7 试利用并行进位方式由试利用并行进位方式由74LS161构成构成32进制加进制加法计数器。法计数器。解：可将解：可将32分成分成162(或或84)，那么电路如图，那么电路如图6.3.32所所示。示。例例6.3.8 利用利用74LS160接成接成29进制计数器。进制计数器。解：整体置零法解：整体置零法(a)整体置零整体置零图图6.3.33F7F6F5F4F3F2F1F0整体置数法整体置数法

36、(a)整体置零整体置零(b)同步整体置数同步整体置数图图6.3.33例例5.3.7 试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构成构成53进进制加法计数器。制加法计数器。解：假设由解：假设由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进制实践为二进制计数器进制实践为二进制计数器(28),故先要将故先要将53化成二进制化成二进制数码，再根据整体置数法或整体置零法实现数码，再根据整体置数法或整体置零法实现53进制。进制。53)D110101)B利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如进制加法计数器如图图6.3.3

37、4所示。所示。跳过例子直接移位跳过例子直接移位存放器型计数器存放器型计数器跳过例子直接移位跳过例子直接移位存放器型计数器存放器型计数器例例6.3.8 试用一片试用一片74LS290分别接成分别接成8421异步十进制计数器、异步十进制计数器、5421异步十进制计数器和异步六进制计数器。内部电路如以下图，异步十进制计数器和异步六进制计数器。内部电路如以下图，自学自学解：解： (1)8421异步十进制计数器：将异步十进制计数器：将CLK1和和Qo相接，计数脉冲相接，计数脉冲由由CLKo输入，从由输入，从由Q3Q2Q1Q0输出，即为输出，即为8421异步十进制计数异步十进制计数器。器。跳过例子直接移位

38、存放器型计数器跳过例子直接移位存放器型计数器图图6.3.35是其衔接电路及形状表。是其衔接电路及形状表。跳过例子直接移位存放器型计数器跳过例子直接移位存放器型计数器(2) 5421码异步十进制计数器：码异步十进制计数器： 将将Q3与与CLK0相接，计数脉冲由相接，计数脉冲由CLK1输入，从输入，从Q0Q3Q2Q1输出那么为输出那么为5421码十进制计数器，码十进制计数器，跳过例子直接移位存放器型计数器跳过例子直接移位存放器型计数器其实现电路与形状表如图其实现电路与形状表如图6.3.36所示。所示。跳过例子直接移位存放器型计数器跳过例子直接移位存放器型计数器(3) 异步异步6进制计数器：进制计数

39、器： 先将先将74LS290构成构成8421异步十进制计数器，再利用置零端和异步十进制计数器，再利用置零端和置九端构成异步六进制计数器。其实现电路如图置九端构成异步六进制计数器。其实现电路如图6.3.37所示。所示。跳过例子直接移位存放器型计数器跳过例子直接移位存放器型计数器 电路如图电路如图6.3.38所示，将移位存放器首尾相接，所示，将移位存放器首尾相接，那么在时钟脉冲信号作用下，数据将循环右移。那么在时钟脉冲信号作用下，数据将循环右移。图图6.3.38设初态为设初态为1000,那么其形状转换图为那么其形状转换图为注：此电路有几种无效循环，而且一旦脱注：此电路有几种无效循环，而且一旦脱离有

40、效循环，那么不会自动进入到有效循离有效循环，那么不会自动进入到有效循环中，故此环形计数器不能自启动，必需环中，故此环形计数器不能自启动，必需 将电路置到有效循环的某个形状中。将电路置到有效循环的某个形状中。 图图5.3.39为能自启动的环形计数器的电路为能自启动的环形计数器的电路,与图与图6.3.38所所示电路相比，加了一个反响逻辑电路。示电路相比，加了一个反响逻辑电路。231312120111210010)(QDQQDQQDQQQQDQnnnn其形状方程为其形状方程为那么可画出它的形状转换图为那么可画出它的形状转换图为231312120111210010)(QDQQDQQDQQQQDQnnn

41、n有效有效循环循环1.环形计数器构造简单，不需另加译码电环形计数器构造简单，不需另加译码电路；路；2.环形计数器的缺陷是没有充分利用环形计数器的缺陷是没有充分利用电路的形状。电路的形状。n位移位存放器组成的环形位移位存放器组成的环形计数器只用了计数器只用了n个形状，而电路共有个形状，而电路共有2n个个形状。形状。 移位存放器型计数器的构造可表示为图移位存放器型计数器的构造可表示为图6.3.40所示所示的框图方式。的框图方式。其反响电路的表达式为其反响电路的表达式为),.,(1100nQQQFD环形计数器是反响函数中最简单的一种，其环形计数器是反响函数中最简单的一种，其D0=Qn1图图6.3.4

42、1为环扭形计数器也叫约翰逊计数器，其为环扭形计数器也叫约翰逊计数器，其D0=Q3图图6.3.41其形状转换图其形状转换图为为此电路不能自启此电路不能自启动！动！为了实现自启动，那么将电路修正成图为了实现自启动，那么将电路修正成图6.3.42所示电路。所示电路。)(3210 QQQD其中其形状转换表为其形状转换表为a. n位移位存放器构成的扭环型计数器的有效循环形状为位移位存放器构成的扭环型计数器的有效循环形状为2n个，个，比环形计数器提高了一倍比环形计数器提高了一倍;b. 在有效循环形状中，每次转换形状在有效循环形状中，每次转换形状只需一个触发器改动形状，这样在将电路形状译码时不会出现只需一个

43、触发器改动形状，这样在将电路形状译码时不会出现竞争冒险景象竞争冒险景象;c. 虽然扭环型计数器的电路形状的利用率有所虽然扭环型计数器的电路形状的利用率有所提高，但仍有提高，但仍有2n2n 个形状没有利用。个形状没有利用。扭环型计数器的特点扭环型计数器的特点6.3.3* 顺序脉冲发生器顺序脉冲发生器(计数器的运用计数器的运用 在一些数字系统中，有时需求系统按照事先规定在一些数字系统中，有时需求系统按照事先规定的顺序进展一系列的操作，这就要求系统的控制部分的顺序进展一系列的操作，这就要求系统的控制部分能给出一组在时间上有一定先后顺序的脉冲信号，能能给出一组在时间上有一定先后顺序的脉冲信号，能产生这

44、种信号的电路就是顺序脉冲发生器。产生这种信号的电路就是顺序脉冲发生器。 可以由移位存放器构成环形计数器，它就是一个可以由移位存放器构成环形计数器，它就是一个顺序脉冲发生器。顺序脉冲发生器。电路和波形如图电路和波形如图6.3.43所示所示注：此电路的特点是构造简单，不需译码电路，缺陷注：此电路的特点是构造简单，不需译码电路，缺陷是所用触发器的数目比较多，而且需采用自启动反响是所用触发器的数目比较多，而且需采用自启动反响逻辑电路。逻辑电路。 图图6.3.44为由为由74LS161构成的构成的8进制计数器和进制计数器和38译码器构成的顺序节拍脉冲发生器译码器构成的顺序节拍脉冲发生器图图6.3.44输

45、出波形如下图输出波形如下图 在数字信号的传输和数字系统的测试中，有时需在数字信号的传输和数字系统的测试中，有时需求用到一组特定的串行数字信号，这样的信号称为序求用到一组特定的串行数字信号，这样的信号称为序列信号，产生序列信号的电路称为序列信号发生器。列信号，产生序列信号的电路称为序列信号发生器。 构成序列信号发生器的方法很多，现引见两种构成序列信号发生器的方法很多，现引见两种 此电路比较简单和直观，假设产生一个此电路比较简单和直观，假设产生一个8位序列位序列信号为信号为00010111(时间顺序为自左向右，那么可用一时间顺序为自左向右，那么可用一个个8进制的计数器和一个进制的计数器和一个8选选

46、1数据选择器来实现，数据选择器来实现，图图6.3.45其电路及形状转换表如图其电路及形状转换表如图6.3.45所示所示6.4.1 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法步骤步骤(从分析逆推从分析逆推)：6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法义务：义务：功能功能 逻辑图逻辑图 逻辑图逻辑图 驱动方程驱动方程输出方程输出方程形状方程形状方程形状转换表形状转换表形状转换图形状转换图第一步第一步:逻辑笼统得出逻辑笼统得出转换表转换表第二步第二步:形状化简形状化简第三步：第三步：形状分配形状分配 第四步：第四步：选定触发器类型选定触发器类型求出三组方程求出三组方程 第五步第五

47、步第六步第六步检查能检查能否自启否自启动动 例例6.4.1 试设计一个带有进位输出端的十三进制计数器。试设计一个带有进位输出端的十三进制计数器。解：第一步：逻辑笼统，解：第一步：逻辑笼统，形状图形状图第二步：形状方程，输出方程第二步：形状方程，输出方程01223*3QQQQQQ012023123*2QQQQQQQQQQQ2* 、 Q1* 、 Q0* 和和C同样方法同样方法0101*1QQQQQ0203*0QQQQQ23QQC 电路的形状方程和输出方程为电路的形状方程和输出方程为230203*00101*1012023123*201223*3QQCQQQQQQQQQQQQQQQQQQQQQQQQ

48、QQQKQJQ*第三步：选用第三步：选用JK触发器，写驱动方程触发器，写驱动方程230203*00101*1012023123*201223*3QQCQQQQQQQQQQQQQQQQQQQQQQQQQQ 00230203*010100101*12013210012023123*23230123301223*31)()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ得出驱动方程为得出驱动方程为1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ 00230203*010100101*12013210

49、012023123*23230123301223*31)()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ第四步：画出逻辑电路第四步：画出逻辑电路1)()(023001010132012230123KQQJQKQJQQQKQQJQKQQQJ故电路可以自启动。故电路可以自启动。 00230203*010100101*12013210012023123*23230123301223*31)()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ例例6.4.2 设计一个串行数据检测设计一个串

50、行数据检测器。对它的要求是：延续输入器。对它的要求是：延续输入3个或个或3个以上的个以上的1时输出为时输出为1，其，其它情况下输出为它情况下输出为0.解：设解：设S0为没有为没有1输入的以前形状，输入的以前形状，S1为输入一个为输入一个1以后的形状，以后的形状，S2为为输入两个输入两个1以后的形状，以后的形状，S3为延续为延续输入输入3个或个或3个以上个以上1的形状。其形的形状。其形状转换表为状转换表为由形状表可以看出，由形状表可以看出，S2和和S3为等价形状，可以合并成一为等价形状，可以合并成一个。其化简后形状图为个。其化简后形状图为形状转换图为形状转换图为由于电路的形状为由于电路的形状为3

51、个，个，故故M3,应取触发器的数应取触发器的数目为目为n2。取。取00、01和和10分别对应分别对应S0、S1和和S3，假设选定的触发器为假设选定的触发器为JK触发器，那么其输出端触发器，那么其输出端的卡诺图为的卡诺图为分开的卡诺图为分开的卡诺图为化简后电路的形状方程为化简后电路的形状方程为oQQXQXQXQQ1*010*1输出方程为输出方程为1XQY 可得驱动方程为可得驱动方程为假设采用假设采用JK触发器，那么其特性方触发器，那么其特性方程为程为 0011*0110111010*11)(QQQXQQXQQXQXQXQQQXQXQXQQoQKQJQ*将化简后的形状方程化为将化简后的形状方程化为JK触发器的特性方程方式，即触发器的特性方程方式，即1010101KQXJXKXQJ其对应的逻辑电路如图其对应的逻辑电路如图6.4.4所示所示1010101KQXJXKXQJ1XQY 图图6.4.4其全部形状转换图为其全部形状转换图为由形状转换图可知，此电由形状转换图可知，此电路可以自启动。由于电路路可以自启动。由于电路有输入信号，故为米利型有输入信号，故为米利型时序逻辑电路。时序逻辑电路。oQQXQXQXQQ1*010*1将形状将形状“11 代入形