437-数字电路和系统ppt课件

1、数字电路与系统数字电路与系统第六章第五版 习题第五版6.3; 6.5; 6.6; 6.76.33; 6.356.9; 6.10; 6.12; 6.116.16; 6.19; 6.22; 6.28; 6.29第四版5.2; 5.3; 5.4; 5.55.27; 5.29 5.6; 5.7; 5.9; 5.115.13; 5.15; 5.18; 5.23; 5.24数字电路与系统第六章 时序逻辑电路6.1 时序逻辑电路的分析方法6.2 时序逻辑电路的设计方法 6.3 常用时序逻辑电路计数器同步/异步）任意进制计数器的构成方法移位寄存型计数器（“环形计数器”）寄存器序列信号发生器数字电路与系统6.3

2、 常用时序逻辑电路n计数器n同步计数器n十六进制加法/减法/可逆计数器n十进制加法/减法/可逆计数器n异步计数器n移位寄存型计数器（“环形计数器”） 环形 和 扭环型n寄存器n序列信号发生器n计数器和译码器构成n阐明：译码器的构成包括：门电路/译码器/数据选择器/存储器n移位寄存器和反馈逻辑构成n特例：移位寄存型计数器 环形和扭环型，自启动设计n运用n顺序脉冲发生器，小m序列发生器Part 04Part 05数字电路与系统6.3.2 寄存器具有接收和寄存二进制数码的逻辑功能用n个触发器就可以存储n位二进制数 功能表 数码寄存器 清零 时钟 输 入 输 出 RD CP D0 D1 D2 D3 Q

3、0 Q1 Q2 Q3 0 1 1 1 1 0 D0 D1 D2 D3 0 0 0 0 D0 D1 D2 D3 保 持 保 持 数字电路与系统6.3.2 寄存器单向移位寄存器 数码移动状况 移位寄存器数字电路与系统6.3.2 寄存器双向移位寄存器74194 DR S1 S2 工作状态 0 1 1 1 1 0 0 0 1 1 0 1 1 置零 保持 右移 左移 并行输入 S0数字电路与系统6.3.2 寄存器移位寄存器扩展 8位双向移位寄存器数字电路与系统6.3.2 寄存器对于给定的CP1/2 ， Y=8M+2N第四版 书中例题例5.3.1第五版 书中例题例6.3.1在t4-时辰数字电路与系统6.3

4、.3 序列信号发生器n序列信号n时钟脉冲作用下，一串特定的串行数字信号，n或者，一组相互关联并行的多串“序列信号n用途n数字编码信号的传输、测试 和 编码/解码n方法n计数器+译码n译码的实现：门电路组合逻辑/译码器/数选/存储器n移位寄存器+反馈逻辑数字电路与系统输出6.3.3.1 序列信号发生器 计数译码型n用计数器和数据选择器设计的序列信号发生器n例12：产生序列信号 0001 0111 n解：n确定方案：n八进制计数器，3位计数值译码n选择计数器：n3位二进制计数器以上，n如：加法，自然二进制编码。n选择译码器：n例如：本例，采用数据选择器n留意：本例中数选器输出为反逻辑Y数字电路与系

5、统6.3.3.1 序列信号发生器 计数译码型产生序列信号 0001 0111)4 , 2 , 1 , 0(mY思索：这里的数据选择器是否大材小用？数字电路与系统6.3.3.1 序列信号发生器 计数译码型n运用：顺序脉冲发生器n实现1异步计数器由于触发器反转有先后而产生的竞争冒险，如001010思索：同步计数器会不会产生译码的竞争冒险？数字电路与系统6.3.3.1 序列信号发生器 计数译码型n运用：顺序脉冲发生器实现2数字电路与系统6.3.3.1 序列信号发生器 计数译码型n运用：顺序脉冲发生器实现34位扭环型计数器请注意扭环计数器的输出序列留意：译码也进行了逻辑化简 根据有效循环译码数字电路与

6、系统6.3.3.2 序列信号发生器 反馈移位型n所谓“一般结构的移位寄存器型计数器”n电路结构),.,(110010nnQQQFDQ驱动/状态方程：其它的驱动/状态方程都是：11iiniQDQNii , 0数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n反馈移位形序列信号发生器的分析n分析步骤n根据反馈逻辑电路组合逻辑写出第0级D触发器的驱动方程状态方程）；n求出Q0的次态Q0n+1；n根据Q0n+1 ，确定当前状态Qn-1,Q2Q1Q0的次态；n画列出状态转换图表）；n判定电路功能。数字电路与系统6.3.3.2 序列信号发生器 反馈移位型例13：分析下列反馈移位型序列信号发生器的功

7、能数字电路与系统6.3.3.2 序列信号发生器 反馈移位型例13： （续）解：步骤1.步骤2.02120120QQQQQQQDQ0n+1步骤3.0 0 10 1 0 Q2n+1Q1n+1Q0n+1步骤4.步骤5. 序列发生器，周期为8数字电路与系统6.3.3.2 序列信号发生器 反馈移位型例14：分析下列时序逻辑电路的功能数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n答案：(Q0Q1Q2Q3) 教材 五p308 四p2690000000100111100111011111010110101100010100101000111101101011000(Q3Q2Q1Q0)数字电路与系统

8、6.3.3.2 序列信号发生器 反馈移位型n反馈移位型序列信号发生器的设计n设计步骤：n决定寄存器的阶数n按照移位规则列出状态转换表，可以得出每个当前状态对应的反馈输入n写出反馈方程并进行逻辑化简n连接电路数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n反馈移位形序列信号发生器的设计n步骤1. 确定线性移位寄存器的阶数D触发器的个数）n准绳：序列长度为n，寄存器个数至少n准绳：仅以上面提到的寄存器个数，并不是所有的输出序列都可以用“反馈型实现，要求在一个周期内状态编码不能重复。n如：11001101 ; 11100101用3个不可以）n如：0001 0011 0101 111; （用

9、4个可以）n2log0101数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n通过案例理解反馈移位型序列信号发生器的设计过程n例15：设计一个序列信号发生器，在时钟脉冲作用下，可以串行地依次输出n 1111 0101 1001 000n解：n步骤1：检查可用_4_个寄存器构成；n选定触发器 Q3 Q2 Q1 Q0n步骤2,3：n留意：D0=1的时候所对应的最小项；这些最小项的和构成反馈方程。数字电路与系统6.3.3.2 序列信号发生器 反馈移位型例15： （续）以 1111 0101 1001 000 为例Q3Q2Q1Q0D01 11101 11011 10101 01010 1011

10、1 01100 11001 1001Q3Q2Q1Q0D01 00100 01000 10001 00010 00110 01110 11111 111114105128137数字电路与系统6.3.3.2 序列信号发生器 反馈移位型例15： （续）步骤3：反馈方程化简步骤4：画电路图Q1Q0Q3Q200 01 11 10001101111111101130300QQQQD数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n线性线性 反馈移位寄存器型反馈移位寄存器型 序列信号发生器序列信号发生器n 例如：例例如：例15中的反馈方程中的反馈方程D0的驱动方程又可的驱动方程又可以写成：以写成：n

11、定义定义n反馈逻辑是模反馈逻辑是模2加异或的电路。如：加异或的电路。如：n特性特性n电路电路 与与 某种代数结构等效某种代数结构等效n运用：序列码组有很好的性能运用：序列码组有很好的性能通信编码、检测、通信编码、检测、自动控制自动控制030QQDjQD0域上多项式 之 （既约的本原多项式数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n最大长度线性移位寄存器n长度：2n-1n例如：例15中1DCIQ0Q01DCIQ1Q11DCIQ2Q21DCIQ3Q3CP0123030QQD1数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n最大长度线性移位寄存器n长度：2n-1n例如：例15

12、中1DCIQ0Q01DCIQ1Q11DCIQ2Q21DCIQ3Q3CP=10123030QQD1DCIQ1Q11DCIQ2Q21DCIQ3Q31DCIQ4Q4CP1234141QQD为了与多项式的幂次对应，改为 (Q4Q3Q2Q1)2数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n最大长度线性移位寄存器n运用：小m序列n什么样的反馈方程可以生成 这种序列？n答：反馈方程所对应的 多项式由多项式的代数结构决定。数字电路与系统n域上多项式n小m序列（既约的本原多项式43322111QQCQCQCD4332211)(xxCxCxCxf四阶的本原多项式 x4+x3+1 x4+x+11DCIQ1Q11DCIQ2Q21DCIQ3Q31DCIQ4Q0CP1234C1C2C3C4=1阐明：为了与多项式的幂次相呼应，这里状态从阐明：为了与多项式的幂次相呼应，这里状态从Q1Q1开始开始数字电路与系统6.3.3.2 序列信号发生器 反馈移位型n线性反馈移位寄存器序列 的用途n用途一：信道纠错、检错编码n码多项式 n线性分组码n循环码前者中的一种