计算机结构与逻辑设计02

1、2022-4-161计算机结构与逻辑设计计算机结构与逻辑设计 2022-4-162目录2022-4-163重点重点 逻辑代数的基本定理逻辑代数的基本定理 逻辑函数的卡诺图化简逻辑函数的卡诺图化简(必考必考) 组合逻辑电路的分析与最小化设计组合逻辑电路的分析与最小化设计(必考必考) 逻辑电路的冒险逻辑电路的冒险2022-4-1642.1逻辑代数的基本知识逻辑代数的基本知识逻辑代数逻辑代数(Logic Algebra)又称为布尔又称为布尔(Boolean)代数，是用来处理命代数，是用来处理命题题(Proposition)之间逻辑关系的代数系统。在逻辑代数中，命题用字之间逻辑关系的代数系统。在逻辑代

2、数中，命题用字母母A,B,C等表示，称为逻辑变量。等表示，称为逻辑变量。二值逻辑二值逻辑任何逻辑命题只有真任何逻辑命题只有真(True)和假和假(False)两个可能。逻辑两个可能。逻辑变量的真和假称为逻辑真值变量的真和假称为逻辑真值(Truth)。二值逻辑的逻辑变量二值逻辑的逻辑变量取值取值：逻辑：逻辑0、逻辑、逻辑1。逻辑。逻辑0和逻辑和逻辑1不代表不代表数值数值大小大小，仅表示相互矛盾、相互对立的，仅表示相互矛盾、相互对立的两种逻辑状态两种逻辑状态二值逻辑满足二值逻辑满足排中律排中律：若若A1，则，则A=0；若若A0，则，则A=1逻辑关系 函数实现抽象电路2022-4-1652.1.1

3、逻辑代数的基本运算逻辑代数的基本运算基本逻辑运算：与基本逻辑运算：与(and)、或、或(or)、非、非(not)与逻辑真值表与逻辑真值表与逻辑关系表与逻辑关系表与逻辑与逻辑只有决定某一事件的只有决定某一事件的所有条件所有条件全部具备，全部具备，这一事件才能发生这一事件才能发生开关开关A 开关开关B灯灯F断 断断 合合 断合 合灭灭灭亮ABF1 01 10 10 000102022-4-1662.1.1 逻辑代数的基本运算逻辑代数的基本运算与逻辑的表示与逻辑的表示逻辑常量、逻辑变量间的运算规则：逻辑常量、逻辑变量间的运算规则：00=001=10=011=1A0=0A1=1AA=A逻辑表达式逻辑表

4、达式F= A F= A B = B = ABABABF 逻辑符号逻辑符号与逻辑运算符，也有用与逻辑运算符，也有用“ ”、“”“”、“”“”、“&”&”表示表示0 AA2022-4-1672.1.1 逻辑代数的基本运算逻辑代数的基本运算 或逻辑真值表或逻辑真值表或逻辑或逻辑ABF 1逻辑符号逻辑符号只有决定某一事件的只有决定某一事件的有一个或一个以上有一个或一个以上具具备，这一事件才能发生备，这一事件才能发生ABF1 01 10 10 011102022-4-1682.1.1 逻辑代数的基本运算逻辑代数的基本运算逻辑常量、逻辑变量间的运算规则：逻辑常量、逻辑变量间的运算规则：0+0=01+0=0

5、+1=11+1=1A+0=AA+1=1A+A=A逻辑表达式逻辑表达式F= A F= A + + B BN个输入：个输入：F= A F= A + + B B+ .+ N+ .+ N或逻辑运算符，也有或逻辑运算符，也有用用“”“”、“”“”表表示示1 AA2022-4-1692.1.1 逻辑代数的基本运算逻辑代数的基本运算逻辑常量、逻辑变量间的运算规则：逻辑常量、逻辑变量间的运算规则：当决定某一事件的条件满足时，事件不发当决定某一事件的条件满足时，事件不发生；反之事件发生生；反之事件发生，非逻辑真值表非逻辑真值表逻辑符号逻辑符号AF1AF0110逻辑表达式逻辑表达式F= A F= A “-”-”非

6、逻辑运算非逻辑运算符符非逻辑非逻辑10 01 AA 2022-4-16102.1.1 逻辑代数的基本运算逻辑代数的基本运算异或运算异或运算ABF1 01 10 10 01100逻辑表达式逻辑表达式F=AF=A B=AB+ABB=AB+AB ABF=1逻辑符号逻辑符号“ ”异或逻辑异或逻辑运算符运算符2022-4-16112.1.1 逻辑代数的基本运算逻辑代数的基本运算ABF1 01 10 10 00011同或运算同或运算逻辑表达式逻辑表达式F=A F=A B= B= A A B B ABF=1逻辑符号逻辑符号“”同或逻辑同或逻辑运算符运算符2022-4-16122.1.1 逻辑代数的基本运算逻

7、辑代数的基本运算 复合逻辑运算复合逻辑运算与非逻辑运算与非逻辑运算F1=AB或非逻辑运算或非逻辑运算F2=A+B与或非逻辑运算与或非逻辑运算F3=AB+CD2022-4-16132.1.2 逻辑代数的基本定律逻辑代数的基本定律公理公理1如A1,则A=0如A0,则A=1公理公理2公理公理300=011=1公理公理401=10=01+0=0+1=1公理公理511=10+0=010 01 交换律交换律AB=BAA+B=B+A结合律结合律A(BC)=(AB) C(A+B)+C=A+(B+C)分配律分配律A(B+C)=AB+ACA+(BC)=(A+B)(A+C)2022-4-16142.1.2 逻辑代数

8、的基本定律逻辑代数的基本定律 控制律控制律A0=0A+1=1自等律自等律A1=AA+0=A重叠律重叠律AAA=AA+A+A=A吸收律吸收律A(A+B)=AA+AB=A互补律互补律反演律反演律双重否定律双重否定律0 AA1 AABABABABAAA 2022-4-16152.1.2 逻辑代数的基本定律逻辑代数的基本定律证明方法：证明方法：一、利用真值表一、利用真值表例例2-1 用真值表证明反演律用真值表证明反演律二、利用基本定律二、利用基本定律例例2-2 证明吸收律证明吸收律A+AB=AA+AB=A1+AB=A(1+B)=AA BA BAB A+ BA BA+B00011011111011101

9、00010002022-4-16162.1.3 逻辑代数的基本规则逻辑代数的基本规则一、置换一、置换(Replacement)规则规则对于逻辑等式中的任一变量对于逻辑等式中的任一变量X，若将所有出现，若将所有出现X的地方都用逻辑函数的地方都用逻辑函数G置换，等式仍然成立。置换，等式仍然成立。例例2-3 由此反演律能推广到由此反演律能推广到n个变量个变量CBACBACBACBBBABAn 21n 21n 21n 21AAAAAAAAAA A A2022-4-16172.1.3 逻辑代数的基本规则逻辑代数的基本规则二、对偶二、对偶(Dual)规则规则对任一逻辑函数对任一逻辑函数F=f(X1,X2,

10、Xn)，只要对表达式中所有的逻辑常量和，只要对表达式中所有的逻辑常量和逻辑符号分别做逻辑符号分别做 1和和0、+和和 的对换，得到的新函数就是原函数的对换，得到的新函数就是原函数F的对的对偶函数，记为偶函数，记为F。且原函数具有的一切性质，其对偶函数同样具备。且原函数具有的一切性质，其对偶函数同样具备。应用对偶规则时需要注意：应用对偶规则时需要注意：1)上述变换必须对所有的逻辑常量、逻辑符号施行，不能遗漏；上述变换必须对所有的逻辑常量、逻辑符号施行，不能遗漏；必须保持原函数变量之间的运算顺序不变。必须保持原函数变量之间的运算顺序不变。例例2-4 求求 的对偶函数的对偶函数3)函数式中有函数式中

11、有“ ”和和“ ”运算符，求对偶函数时，要将运算符运算符，求对偶函数时，要将运算符“ ”换成换成“ ”， “ ”换成换成“ ”。 DCABF)(DCBAFDCBAF2022-4-16182.1.3 逻辑代数的基本规则逻辑代数的基本规则三、反演三、反演(Invert)规则规则(反函数反函数)对任何逻辑函数对任何逻辑函数F=f(X1,X2,Xn)，只要将表达式中所有的逻辑常量、，只要将表达式中所有的逻辑常量、逻辑符号和逻辑变量分别作逻辑符号和逻辑变量分别作 0和和1 ，+和和 ， 之间的交换，得到的之间的交换，得到的新的逻辑表达式就是原函数新的逻辑表达式就是原函数F的反函数的反函数 。反演规则也称

12、为求反规则。反演规则也称为求反规则或求补规则。或求补规则。在使用反演规则时应注意：在使用反演规则时应注意：上述变换必须对所有的逻辑常量、逻辑符号和逻辑变量施行，不能遗上述变换必须对所有的逻辑常量、逻辑符号和逻辑变量施行，不能遗漏漏必须保持原函数变量之间的运算顺序不变必须保持原函数变量之间的运算顺序不变 之间的互换只对逻辑变量有效。之间的互换只对逻辑变量有效。1)函数式中有函数式中有“ ”和和“ ”运算符，求反函数时，要将运算符运算符，求反函数时，要将运算符“ ”换换成成“ ”， “ ”换成换成“ ”。FiiXX 和iiXX 和2022-4-16192.1.3 逻辑代数的基本规则逻辑代数的基本规

13、则例例2-5 求求 的反函数的反函数例例2-6 求逻辑函数求逻辑函数 的反函数的反函数在作求反运算时，不要先在逻辑表达式上面加横杆，而是采用直接顺序在作求反运算时，不要先在逻辑表达式上面加横杆，而是采用直接顺序求反的方法，避免将求反运算和求非运算混淆求反的方法，避免将求反运算和求非运算混淆)(ADCABF)(ADCBAF)(ADCBAF4321)(xxxxF4)(xF4321)(xxxxF4321)(xxxxF2022-4-16202.1.3 逻辑代数的基本规则逻辑代数的基本规则对偶函数与反函数的区别：对偶函数与反函数的区别：从命题的角度讲，对偶函数是两个相互独立的函数。函数从命题的角度讲，对

14、偶函数是两个相互独立的函数。函数形式上对偶，性质上相同。反函数是同一命题的两个表现形式上对偶，性质上相同。反函数是同一命题的两个表现形式，且满足互补律。形式，且满足互补律。从演化规则上讲，求对偶函数对换逻辑常量与逻辑符号，从演化规则上讲，求对偶函数对换逻辑常量与逻辑符号，求反函数对换逻辑常量、逻辑符号和逻辑变量。求反函数对换逻辑常量、逻辑符号和逻辑变量。2022-4-16212.1.4 逻辑代数的常用公式逻辑代数的常用公式1、并项公式：如果逻辑表达式中有两个与项，它们的一个因子相同，另、并项公式：如果逻辑表达式中有两个与项，它们的一个因子相同，另一个因子互补，就可以将两项合并称一项，并消去那个

15、互补的因子。一个因子互补，就可以将两项合并称一项，并消去那个互补的因子。2、消冗余因子公式：如果某与项的一个因子恰好与另一个与项互补，则、消冗余因子公式：如果某与项的一个因子恰好与另一个与项互补，则该因子是冗余的，可以消去。该因子是冗余的，可以消去。3、消冗余项公式：如果某两个与项有一个因子互补，而第三个与项恰好、消冗余项公式：如果某两个与项有一个因子互补，而第三个与项恰好是这两个与项中不互补的全体因子的与运算，则第三项是冗余的，可以是这两个与项中不互补的全体因子的与运算，则第三项是冗余的，可以消去。消去。BBAABBABAACAABBCCAAB2022-4-16222.2逻辑函数及其描述方法

16、逻辑函数及其描述方法在逻辑代数中，任何对在逻辑代数中，任何对n个逻辑变量个逻辑变量x1,x2,xn进行有限次进行有限次逻辑运算的逻辑表达式，称为逻辑运算的逻辑表达式，称为n变量的逻辑函数或简称函数，变量的逻辑函数或简称函数，记作：记作：F=f(x1,x2,xn)。逻辑函数的描述方法：逻辑函数的描述方法：1、逻辑表达式、逻辑表达式F(A、B、C)与与-或式或式或或-与式与式与与-或或-非式非式CAAB)BA)(CA(BACA2022-4-16232.2逻辑函数及其描述方法逻辑函数及其描述方法2、逻辑图、逻辑图3、真值表、真值表4、卡诺图：卡诺图是真值表的一种图形表示方法。把真值表中的变量分、卡诺

17、图：卡诺图是真值表的一种图形表示方法。把真值表中的变量分成两组分别排在行和列中，其中多变量坐标按循环码排列，函数值按坐成两组分别排在行和列中，其中多变量坐标按循环码排列，函数值按坐标的位置逐个标的位置逐个 填入，就构成二维图表填入，就构成二维图表卡诺图。卡诺图。例例2-7 求下面真值表的卡诺图求下面真值表的卡诺图ABCF000000100100011110001011110111111111BC 00 01 11 10A012022-4-16242.2逻辑函数及其描述方法A B0 00 11 01 1 m0 m1 m2 m3AABBABBAAB ABAB1010 m0 m1 m2 m3 miA

18、BC01000111100001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCD二二变变量量K图图三三变变量量K图图四四变变量量K图图2022-4-16252.2逻辑函数及其描述方法逻辑函数及其描述方法5、标准表达式、标准表达式最小项最小项：设有n个变量为A1An，P是由这n个变量组成的与项。若与项P中的每一个变量都以 出现一次且仅一次，则称P是最小项。例，由A,B,C三个变量构成的最小项共8个，为：n个变量构成的最小项共有2n个，通常用mi表示。下角标i

19、按下面的规则确定：将变量A1An按顺序排序，与项中以原变量出现时记为1，以反变量出现记为0。它们按序排列成一个二进制数，其相应的十进制数即为i的值。例如由最小项的逻辑和所构成的逻辑函数式成为逻辑函数的标准与或式。标准与或式。简写为：iiAA或CBACBACBABCACBACBACABABC,7321mAAA1321mAAA0321mAAA120niiimfF2022-4-16262.2逻辑函数及其描述方法逻辑函数及其描述方法例2-8 将例2-7的真值表改写为标准与或式ABCF000000100100011110001011110111117653mmmmFABCCABCBABCAF)7 , 6

20、 , 5 , 3(mF2022-4-16272.2逻辑函数及其描述方法逻辑函数及其描述方法例2-9 将函数 变换为与或标准式作出函数的真值表BCACBCAFCABCBABCACBACBAF),(6430mmmm)6 , 4 , 3 , 0(),(mCBAFABCF000100100100011110011010110111102022-4-16282.2逻辑函数及其描述方法逻辑函数及其描述方法例2-10 将 变换成标准与或式F)(CABAF)7 , 6 , 3 , 1 ()()()()(7631mmmmmCABABCCBABCACCABCBBAABCABCABCACABACABA2022-4-

21、16292.2逻辑函数及其描述方法逻辑函数及其描述方法2022-4-16302.2逻辑函数及其描述方法逻辑函数及其描述方法问题一、如何由普通表达式得到卡诺图问题一、如何由普通表达式得到卡诺图例2-12 画出3变量函数F(A,B,C)=A+BC的卡诺图BCAABCCBACBACABABC)7 , 6 , 5 , 4 , 3(m2022-4-16312.2逻辑函数及其描述方法逻辑函数及其描述方法2022-4-16322.3门电路的基本知识门电路的基本知识正逻辑正逻辑(Positive Logic)： 高电平代表逻辑高电平代表逻辑1，低电平代表逻辑，低电平代表逻辑0负逻辑负逻辑(Negative L

22、ogic)：低电平代表逻辑：低电平代表逻辑1，高电平代表逻辑，高电平代表逻辑0门电路的主要技术要求：门电路的主要技术要求：1、逻辑电平稳定。、逻辑电平稳定。2、功耗小。静态功耗，动态功耗、功耗小。静态功耗，动态功耗3、工作速度高。平均延迟时间、工作速度高。平均延迟时间4、抗干扰能力强。干扰容限，也成干扰裕度、抗干扰能力强。干扰容限，也成干扰裕度(Noise Margin)5、负载能力强。、负载能力强。 阻性负载，容性负载阻性负载，容性负载0小规模集成电路：小规模集成电路：扇出系数扇出系数互补输出电路：互补输出电路：又称推拉输出电路又称推拉输出电路优点：负载能力强优点：负载能力强缺点：输出端不可

23、并联使用缺点：输出端不可并联使用2022-4-16332.4逻辑函数的简化逻辑函数的简化一个逻辑函数可以有多种不同的逻辑表达式，它们在繁简程度上一个逻辑函数可以有多种不同的逻辑表达式，它们在繁简程度上有所差异，但是它们所表示的逻辑功能是完全等效的。将较繁的逻辑表有所差异，但是它们所表示的逻辑功能是完全等效的。将较繁的逻辑表达式变换成达式变换成与之等效的最简逻辑表达式与之等效的最简逻辑表达式就称为逻辑函数的简化。就称为逻辑函数的简化。由于逻辑函数与逻辑电路之间存在着一一对应关系，因此逻辑函由于逻辑函数与逻辑电路之间存在着一一对应关系，因此逻辑函数简化意味着可以用较少的输入端来实现同样的逻辑功能。

24、这对于提高数简化意味着可以用较少的输入端来实现同样的逻辑功能。这对于提高电路可靠性和降低成本都是有利的。电路可靠性和降低成本都是有利的。逻辑函数简化的方法：逻辑函数简化的方法： 逻辑代数简化法逻辑代数简化法(公式法简化公式法简化)卡诺图法简化卡诺图法简化2022-4-16342.4.2 公式法简化公式法简化合并项法合并项法F吸收法吸收法F消除法消除法FACBCBACBCBCBBCACBCBACBBCA)()( )()()()(BAGECDBAGECDBABAGECDBABA)(1 )(1)(CABCABABCBAABCBCAAB)(2022-4-16352.4.2 公式法简化公式法简化配项法配

25、项法F综合法综合法FDCACBADCDECAACDEACBADCCCADEACBADCADEACBA)()()(DCDBCBADCBBDCBDBCBCDBACCDBDBCBDDCBADBDBCBCBAHGADEDBDBCBCBAHGADEDBDBCBCBCBAHGADEDBDBCBCBCBAHGADEDBDBCBCBCAAB)()()()()()()()()(2022-4-16362.4.3 卡诺图法简化卡诺图法简化由于卡诺图的坐标采用循环码编排，使得图上任何相邻的两个小方块由于卡诺图的坐标采用循环码编排，使得图上任何相邻的两个小方块对应的最小项逻辑相邻，图上每行、每列两端的两个最小项也是逻辑

26、对应的最小项逻辑相邻，图上每行、每列两端的两个最小项也是逻辑相邻的。相邻两个最小项的合并项在图上用一个圈表示，合并规则如相邻的。相邻两个最小项的合并项在图上用一个圈表示，合并规则如下：下：1)将逻辑值为将逻辑值为1的相邻最小项圈起来，圈内最小项的相邻最小项圈起来，圈内最小项(1格格)的个数的个数M=2i (i=0,1,2,)，即，即M必须是必须是2的幂；的幂；M个个1格圈在一起可以消去格圈在一起可以消去i个变量，个变量，所以，合并后的与项中只包含所以，合并后的与项中只包含(n-i)个变量。由此可见，相邻个变量。由此可见，相邻1格越多，格越多，即合并圈越大，可以消去的变量数越多，合并后的即合并圈

27、越大，可以消去的变量数越多，合并后的与与项越简单。项越简单。2)为了使函数简化得到最佳结果，合并圈之间允许部分重叠，某些为了使函数简化得到最佳结果，合并圈之间允许部分重叠，某些1格甚格甚至可以多次重叠。至可以多次重叠。3)若一个合并圈包含的每若一个合并圈包含的每1格均被其他合并圈分别包含了，则这个合并圈格均被其他合并圈分别包含了，则这个合并圈就是多余的，必须消除。就是多余的，必须消除。2022-4-16372.4.3 卡诺图法简化卡诺图法简化 0001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCD四四

28、变变量量K图图两个相邻格圈在一起，两个相邻格圈在一起，结果消去一个变量结果消去一个变量ABD ADA1四个相邻格圈在一起，四个相邻格圈在一起，结果消去两个变量结果消去两个变量八个相邻格圈在一起，八个相邻格圈在一起，结果消去三个变量结果消去三个变量十六个相邻格圈在十六个相邻格圈在一起，结果一起，结果 mi=12022-4-16382.4.3 卡诺图法简化卡诺图法简化例例2-13 2-13 将将F(AF(A、B B、C C、D)D)ACBCADCBABDCA化为最简与非化为最简与非与非式与非式0100011110001110CDAB111111111111ACADBCBDA B CCBADBADB

29、CACF2022-4-16392.4.3 卡诺图法简化卡诺图法简化例2-14 试利用卡诺图法化简逻辑函数F=m(0,2,5,8,10,11,14,15)DCBADBACF2022-4-16402.4.3 卡诺图法简化卡诺图法简化问题二、具有约束的逻辑函数的化简问题二、具有约束的逻辑函数的化简在实际的逻辑电路中，经常会遇到有些输入组合在工作时根本不在实际的逻辑电路中，经常会遇到有些输入组合在工作时根本不会出现，这时其对应的最小项的取值就可以是任意的，这样的最小项就会出现，这时其对应的最小项的取值就可以是任意的，这样的最小项就称为任意项，有时也称为约束项。在卡诺图和真值表中用叉号（称为任意项，有时

30、也称为约束项。在卡诺图和真值表中用叉号（X）表）表示，在表达式中用来示，在表达式中用来d表示。表示。对于有约束项的逻辑函数的化简，由于约束项不会出现，因此可对于有约束项的逻辑函数的化简，由于约束项不会出现，因此可以根据化简的需要把它当作以根据化简的需要把它当作0或或1，即包含在卡诺圈中就认为其取值为，即包含在卡诺圈中就认为其取值为1，不包含在卡诺圈中就认为其取值为不包含在卡诺圈中就认为其取值为0。2022-4-16412.4.3 卡诺图法简化卡诺图法简化CBAF2022-4-16422.4.3 卡诺图法简化卡诺图法简化BCCAF2022-4-16432.5组合逻辑电路组合逻辑电路组合逻辑电路组

31、合逻辑电路组合逻辑电路组合逻辑电路(Combinational Logic Circuit)是由各种集成逻辑是由各种集成逻辑门按一定要求连接并实现某种逻辑功能的电路。门按一定要求连接并实现某种逻辑功能的电路。图中，输入信号图中，输入信号x1,xn是二值逻辑变量，输出信号是二值逻辑变量，输出信号z1,zn是二值是二值逻辑函数。逻辑函数表达式为：逻辑函数。逻辑函数表达式为：组合逻辑电路x1xnz1zn),.,(),.,(212111nnnnxxxfzxxxfz2022-4-16442.5.1 组合逻辑电路的定义与特点组合逻辑电路的定义与特点组合逻辑电路的特点为：组合逻辑电路的特点为：1) 在任意指

32、定时刻的稳态输出仅决定于该时刻的输入变量的状态，而与以在任意指定时刻的稳态输出仅决定于该时刻的输入变量的状态，而与以前各时刻的输入状态无关；前各时刻的输入状态无关；2) 在电路结构上信号流向是单向性的，没有从输出端反馈到输入端的反馈在电路结构上信号流向是单向性的，没有从输出端反馈到输入端的反馈回路；回路；3) 电路一般由逻辑门构成，不含有记忆元件；电路一般由逻辑门构成，不含有记忆元件；4) 输出与输入之间存在有一定的延迟时间。输出与输入之间存在有一定的延迟时间。数字系统中，常用的组合逻辑部件有编码器、译码器、数据选择数字系统中，常用的组合逻辑部件有编码器、译码器、数据选择器、数据分配器、器、数

33、据分配器、4位全加器、位全加器、4位数值比较器和算术运算电路等。位数值比较器和算术运算电路等。2022-4-16452.5.2 组合逻辑电路的分析组合逻辑电路的分析分析组合逻辑电路输入与输出之间关系的步骤：分析组合逻辑电路输入与输出之间关系的步骤：1. 写出电路的逻辑函数表达式写出电路的逻辑函数表达式2. 简化逻辑函数，求出最简逻辑函数或列真值表简化逻辑函数，求出最简逻辑函数或列真值表3. 描述电路的逻辑功能描述电路的逻辑功能例例2-17 分析如图所示电路的功能分析如图所示电路的功能按照信号流的顺序，分别写出每个逻辑门的输出按照信号流的顺序，分别写出每个逻辑门的输出ABG1G2G3F2022-

34、4-16462.5.2 组合逻辑电路的分析组合逻辑电路的分析例例2-17 分析如图所示电路的功能分析如图所示电路的功能F为异或函数的表达式，该电路即为常用的异或门电路。为异或函数的表达式，该电路即为常用的异或门电路。异或运算的规则：异或运算的规则：BAABBGBGBAABAGAGABG13121BABABABAGGF3211001 , 011000, 1,1,0AAAAAAAA2022-4-16472.5.2 组合逻辑电路的分析组合逻辑电路的分析例例2-18 分析如图所示组合逻辑电路分析如图所示组合逻辑电路【解解】（1）写表达式：）写表达式：（2）简化表达式：）简化表达式： （3）列出真值）列

35、出真值表表 （4）描述功能）描述功能 CABCABPPPFCAPBCPABP321321,从真值表可以看出，当输入从真值表可以看出，当输入A、B、C中有中有2个或个或3个为个为1时，输出时，输出F为为1，否则输出否则输出F为为0。所以这个电路实际上是一种。所以这个电路实际上是一种3人表决用的组合电路：只人表决用的组合电路：只要有要有2票或票或3票同意，表决就通过。票同意，表决就通过。 2022-4-16482.5.3用混合逻辑电路图的方法描述组合用混合逻辑电路图的方法描述组合逻辑电路逻辑电路描述组合逻辑电路的方法：描述组合逻辑电路的方法：1) 组合逻辑电路图组合逻辑电路图2) 语言描述方法语言

36、描述方法组合逻辑电路图：组合逻辑电路图：匹配线，失配线匹配线，失配线=1112022-4-16492.5.4 组合逻辑电路的语言描述方法组合逻辑电路的语言描述方法随着电子设计自动化随着电子设计自动化(EDA)技术的发展，出现了硬件描技术的发展，出现了硬件描述语言述语言(HDL)。1987年由年由IEEE标准化委员会确定为标准硬件设计语言，标准化委员会确定为标准硬件设计语言，1993年进一步修订。年进一步修订。IEEE指定了与指定了与VHDL语言有关的标准语言有关的标准逻辑系统程序包逻辑系统程序包IEEE.STD_LOGIC_1164。使用较广泛的硬件描述语言：使用较广泛的硬件描述语言：1)VH

37、DL语言。语言。2)Verilog-HDL语言。语言。2022-4-16502.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块在设计一个数字系统时，多采用自顶向下的设计方法，即从系统在设计一个数字系统时，多采用自顶向下的设计方法，即从系统的总体行为出发，将整个系统分为控制器和受控部分；受控部分又由若的总体行为出发，将整个系统分为控制器和受控部分；受控部分又由若干模块构成，每个模块实现一种比较单一的功能，这些模块通常都有典干模块构成，每个模块实现一种比较单一的功能，这些模块通常都有典型电路。型电路。一、编码器一、编码器二、译码器二、译码器三、数据选择器三、数据选择器四、数据分配器四、数据分

38、配器2022-4-16512.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块一、编码器一、编码器(Encoder)编码是指将特定含义的输入信号转换成二进制代码的过程。实现编码操编码是指将特定含义的输入信号转换成二进制代码的过程。实现编码操作的电路称为编码器。作的电路称为编码器。按照输入信号的不同特点和要求，有二进制编码器、二按照输入信号的不同特点和要求，有二进制编码器、二十进制编码器、十进制编码器、优先编码器等。优先编码器等。1、二进制编码器、二进制编码器用用n位二进制代码对位二进制代码对N=2n个信号进行编码的电路叫做二进制编码个信号进行编码的电路叫做二进制编码器。以器。以4-2线编码

39、器为例，其示意框图如图所示，线编码器为例，其示意框图如图所示，I0、I1、I2、I3代表四个代表四个需要被编码的信号，需要被编码的信号，B、A为其输出代码，根据编码器的逻辑功能要求，为其输出代码，根据编码器的逻辑功能要求，对每一信号进行编码，设高电平输入有效，则得到对每一信号进行编码，设高电平输入有效，则得到4-2线编码器真值表。线编码器真值表。2022-4-16522.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块1、二进制编码器、二进制编码器真值表：真值表：逻辑表达式：逻辑表达式：2022-4-16532.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块2022-4-16542.

40、5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块2、优先编码器、优先编码器上述编码器中，输入信号是相互排斥的，如果允许几个信号同时输入，但上述编码器中，输入信号是相互排斥的，如果允许几个信号同时输入，但电路只对其中优先级别最高的信号进行编码，这样的电路叫做优先编码器。电路只对其中优先级别最高的信号进行编码，这样的电路叫做优先编码器。 以以4-2线编码器为例，线编码器为例，4-2线优先编码器的功能表如表所示，其中，线优先编码器的功能表如表所示，其中，I3的优的优先级最高，先级最高，I0的优先级最低。的优先级最低。 4-2线优先编码器的功能表线优先编码器的功能表 2022-4-16552.5.

41、5 几种常用的组合逻辑模块几种常用的组合逻辑模块根据真值表，得到根据真值表，得到4-2线优先编码器的输出函数：线优先编码器的输出函数：2022-4-16562.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块3、集成编码器、集成编码器集成编码器中最常用的是集成编码器中最常用的是74148和和74147编码器。编码器。74148是一种是一种8-3线优先编码器，它有线优先编码器，它有8个输入信号，个输入信号，3位输出信号，允位输出信号，允许多个输入信号同时有效，但只对其中优先级别最高的有效输入信号编许多个输入信号同时有效，但只对其中优先级别最高的有效输入信号编码，而对级别较低的不响应，常用于优

42、先中断系统和键盘编码。码，而对级别较低的不响应，常用于优先中断系统和键盘编码。74148的逻辑符号和引脚图如图：的逻辑符号和引脚图如图：2022-4-16572.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块2022-4-16582.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块两片74148扩展成4-16线优先编码器，两片共16个输入端正好构成4-16线编码器的16个输入，I15I8 8个优先级高的作为其中一个芯片的输入，I7I08个优先级低的作为另外一个芯片的输入，将优先级高的芯片的使能输入接地，使能输出接优先级低的芯片的使能输入，这个通常称为芯片的级联。在输出端，将每个芯片相

43、同的输出端相与就可以得到4-16线编码器的低三位输出，最高位可由优先级高的芯片的扩展端获得。扩展电路如图所示。 2022-4-16592.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块例：例：输出为1001的反码，十进制为9。输出为0101的反码，十进制为5。如果用或门是什么情况？111, 10,110, 00120129YYYYYYYYISEX低位高位高位高位高位01100123YYYY输出：10100123YYYY输出：1,11101001231235EXYYYYYYYI高位高位低位低位2022-4-16602.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块74147的逻辑功能

44、是将的逻辑功能是将0十个数字转换成它的十个数字转换成它的8421BCD码的输出。码的输出。74147芯片的使用中需注意的是，其能对0十个数字进行编码，但其输入信号只有9个，为1，对于输入信号0实际上为隐含输入，当1输入都无效时，输出编码为0的BCD编码输出。2022-4-16612.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块二、译码器二、译码器(Decoder)译码是编码的逆过程。译码是将特定含义的二进制代码转换为对应的输出信号或另一种形式的代码。能实现译码功能的电路叫做译码器。1、地址译码器地址译码器是将n个地址码输入翻译成对应的2n个输出信号。最常见的是3-8线译码器74138，

45、此外还有2-4线译码器74139，4-16线译码器74154等。2022-4-16622.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块2022-4-16632.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块译码器可以看作是译码器可以看作是最小项发生器最小项发生器74138逻辑功能表逻辑功能表2022-4-16642.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块例例2-19 用译码器实现F=AB+BC首先将逻辑函数转换成标准与或式，并写成最小项的形式，然后将表达式中出现的最小项在译码器的输出端引出来相与非，就可以得到函数F。 367YBCAYCABYABC367367YYY

46、YYYBCACABABC2022-4-16652.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块三、数据选择器三、数据选择器数据选择器是指在一些选择信号的控制下，能够从多个通道的输入数据中选择一路作为输出信号的逻辑电路，又称多路选择器或多路开关(Multiplex Switching)，简称MUX。常见的数据选择器有四选一数据选择器74153，八选一数据选择器74151，十六选一数据选择器74150等。四、数据分配器四、数据分配器数据分配器与数据选择器的功能恰好相反。数据选择器是从若干数据通道中选择一路送到总线上，数据分配器则是将从总线上来的数据分配给若干终端中的一个。因此数据分配器简写

47、为DMUX。 2022-4-16662.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块1. 四选一数据选择器四选一数据选择器30iiiDmSY2022-4-16672.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块2. 八选一数据选择器八选一数据选择器数据选择器的输出函数与逻辑函数的标准式在形式上一致。数据选择器的输出函数与逻辑函数的标准式在形式上一致。70iiiDmSY2022-4-16682.5.5 几种常用的组合逻辑模块几种常用的组合逻辑模块例例2-20 用数据选择器实现逻辑函数)6 , 3 , 1 , 0(),(mCBAF6310)6 , 3 , 1 , 0(),(mmmm

48、mCBAF2022-4-16692.6组合逻辑电路的设计组合逻辑电路的设计组合逻辑电路的设计就是依据逻辑功能的要求，设计能实现该功能的简单而又可靠的最佳电路。设计组合逻辑电路的一般步骤为：1)依据设计要求列出真值表2)写出最简逻辑函数表达式3)依据提供的器件类型，进行函数表达式的变换4)依据逻辑表达式画出逻辑图在较多出入变量的情况下，组合电路的设计非常繁琐，设计工作量非常大；对许多组合电路的设计可以不按照上述的四个步骤，而是利用某些逻辑函数的特点和逻辑门的特性，采用灵活的设计方法。最小化设计和标准化设计两种。2022-4-16702.6组合逻辑电路的设计组合逻辑电路的设计一、最小化设计：要求设

49、计出的电路最简单。一、最小化设计：要求设计出的电路最简单。例例2-21 用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。认为杠铃完全上举的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为变量B和C，认为杠铃完全上举，变量输入为1，否则为0；表示成功与否的灯为Y，灯亮为1，灯灭为0。根据逻辑要求真值表为：2022-4-16712.6组合逻辑电路的设计组合逻辑电路的设计(2) 函数化简(3) 画逻辑电路图2022-4-16722.6组合逻辑电路的设计组合逻辑电路的

50、设计例例2-22 设计一个码制转换电路，转换真值表如下表。设计一个码制转换电路，转换真值表如下表。NB3B2B1B0G3G2G1G00000000001000100012001000113001100104010001105010101116011001017011101008100011009100111011010101111111011111012110010101311011011141110100115111110002022-4-16732.6组合逻辑电路的设计组合逻辑电路的设计S(2)根据真值表得到逻辑表达式(3)画逻辑电路图01010121212323233BBBBGBBBBG

51、BBBBGBG=1=1=1B0B1B2B3G0G1G2G32022-4-16742.6组合逻辑电路的设计组合逻辑电路的设计二、标准化设计二、标准化设计1. 用集成译码器设计用集成译码器设计对任何组合逻辑函数，只要根据函数的标准与-或式从译码器上选出所需要的最小项，就可以实现该函数。2.用数据选择器设计用数据选择器设计将逻辑函数的输入变量作为数据选择器的控制码加到控制码输入端，并将逻辑函数的函数值按其对应的输入组合的编号依次加到数据选择器的各个数据输入端。2022-4-16752.6组合逻辑电路的设计组合逻辑电路的设计应用降维卡诺图的组合逻辑电路设计应用降维卡诺图的组合逻辑电路设计例例2-23用数据选择器实现1)用八选一数据选择器实现CAABCBAF),()7 , 6 , 3 , 1 ()()(),(mABCCABBCACBABBCACCABCAABCBAF2022-4-16762.6组合逻辑电路的设计组合逻辑电路的设计应用降维卡诺图的组合逻辑电路设计应用降维