第七章半导体存储器ppt课件

1、第七章第七章 绪论绪论7.1 7.1 概述概述7.3 7.3 只读存储器只读存储器ROMROM）7.2 7.2 随机存取存储器随机存取存储器RAMRAM）下一页前一页退出7.1 概述下一页前一页退出半半导导体体存存储储器器RAMRAMROMROM双极型双极型MOSMOS型型动态动态静态静态掩膜掩膜ROMROMPROMPROMEPROMEPROMEEPROMEEPROMFLASHFLASH一半导体存储器的分类一半导体存储器的分类二半导体存储器的主要技术指标二半导体存储器的主要技术指标1、存储容量2、存取时间7.2 随机存取存储器RAM）一一RAM的基本存储单元电路的基本存储单元电路 1 1、六管

2、静态存储单元、六管静态存储单元（1 1组成组成T1T1、T3T3：MOSMOS反相器反相器VccVccT3T3T1T1T4T4T2T2T2T2、T4T4：MOSMOS反相器反相器T5T5T6T6T5T5、T6T6：控制门管：控制门管Z ZZ Z：字线，选择存储单元：字线，选择存储单元位线，完成读位线，完成读/ /写操作写操作WWWWWW、WW：（2 2定义定义“0”“0”：T1T1导通，导通，T2T2截止；截止；“1”“1”：T1T1截止，截止，T2T2导通。导通。（3 3任务任务T5T5、T6T6Z Z加高电平：加高电平：（4 4坚持坚持只要电源正常，保证向导通管提供电流，便能维持一管导通，

3、只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，另一管截止的状态不变，称静态。称静态。VccVccT3T3T1T1T4T4T2T2T5T5T6T6Z ZWWWW导通，选中该单元。导通，选中该单元。可通过可通过WW、WW写入数据或写入数据或读出数据读出数据Z Z加低电平：加低电平：T5T5、T6T6截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。静态单元是非破坏性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。信息存于信息存于CSCS中，中，T T为门控管。为门控管。Xi Xi 1 1：T T导通，将信息从存导通，将信息从存储单元送至位线

4、上或者将位储单元送至位线上或者将位线上的信息写入到存储单元。线上的信息写入到存储单元。 2、单管动态存储单元 XiCW位线TCS由于杂散电容由于杂散电容CWCSCWCS，当读出时，需经读出放大当读出时，需经读出放大器对输出信号放大。器对输出信号放大。每次读出后，必须每次读出后，必须及时对读出单元刷新。及时对读出单元刷新。 二静态二静态RAMRAM1 1静态静态RAMRAM的内部结构的内部结构存存储储矩矩阵阵读读 / /写写控控 制制 器器地地址址译译码码器器地地址址码码输输片片 选选读读 / /写写 控控 制制输输 入入 / /输输 出出2 2静态静态RAMRAM的外部特性引脚图）的外部特性引

5、脚图）A0AN1D0DnCEOEWRRAMRAM引脚分为引脚分为3 3个部分，个部分，ABAB、DBDB、CBCB （1 1ABAB总线总线 AB AB总线的宽度决定了存储单元总线的宽度决定了存储单元数的多少数的多少 W = 2N W = 2N存储单元数A0AN1D0DnCEOEWR （2 2DBDB总线总线 DB DB总线的宽度决定了每个存储总线的宽度决定了每个存储单元位数的多少。单元位数的多少。 （3 3CBCB总线总线 每片每片RAMRAM通常有下列几条控制线通常有下列几条控制线CE ： 片选线，当其有效，片选线，当其有效，该芯片被选中。该芯片被选中。OE： 读线，当其有效，读操作。读线

6、，当其有效，读操作。WR： 写线，当其有效，写操作。写线，当其有效，写操作。8 8条数据线，每条数据线，每字 长 度 为字 长 度 为 8 8 位位 1313条地址线，存储条地址线，存储字数为：字数为： 2132138 8 3 3 、 RAMRAM集成芯片集成芯片62646264简介简介 6264 6264外引线排列图外引线排列图WRWRNCNCGNDGND151514141616131317171212181811 111919101020209 921218 822227 723236 624245 525254 426263 327272 228281 1A12A12A7A7A6A6A5

7、A5A4A4A3A3A2A2A1A1A0A0I/O0I/O0I/O1I/O1I/O2I/O2VDDVDDCS2CS2A8A8A9A9A11A11OEOEA10A10CS1CS1I/O7I/O7I/O6I/O6I/O5I/O5I/O4I/O4I/O3I/O3HMHM62646264 6264工作状态高阻高阻高阻高阻高阻高阻输入数据输入数据输出数据输出数据I/O I/O 1 11 11 10 0输出禁止输出禁止0 0维持未选中）维持未选中）1 1维持未选中）维持未选中）0 01 1 0 0写选中）写选中）1 10 01 1 0 0读选中）读选中）WRWROEOECS2CS2 CS1 CS1工作状态

8、工作状态4 4 、其他常见静态、其他常见静态 RAMRAM集成芯片集成芯片D0D7A0A13CSOEWR62128D0D7A0A14CSOEWR62256D0D7A0A10CSOEWR6116三、静态三、静态 RAMRAM与与CPUCPU的连接的连接1 1、CPUCPU与存储器连接有关的引脚与存储器连接有关的引脚 地址总线：地址总线：AB 数据总线：数据总线：DB 控制总线：控制总线：CB主要有：主要有：RDRD、WE WE 、READYREADY8086/80888086/8088为为2020条地址线，条地址线，A0A0A19A198086/80888086/8088为为8 8条数据线，条数

9、据线，D0D0D7D72 2、地址编码、地址编码 8086/8088 8086/8088的的2020条地址线条地址线 A0A0A19A19，可以有，可以有220220不同编不同编码，用于选择不同的存储单元。码，用于选择不同的存储单元。 3 3、连接实例、连接实例用用6212862128组成组成32K32K的存储器，首地址为的存储器，首地址为00000H00000HD0D7A0A13OEWRCE 1#D0D7A0A13OEWRCE 2#CPUD7D0A13A0A14A15A19RDWE译译码码器器用用6212862128组成组成32K32K的存储器，首地址为的存储器，首地址为00000H0000

10、0H 线译码线译码部分地址译码部分地址译码D0D7A0A13OEWRCE 1#D0D7A0A13OEWRCE 2#A14特点：译码电路简单；同一存储单元，地址不唯一。特点：译码电路简单；同一存储单元，地址不唯一。用用6212862128组成组成32K32K的存储器，首地址为的存储器，首地址为00000H00000H 全译码全译码全部地址线参与译码译码全部地址线参与译码译码D0D7A0A13OEWRCE 1#D0D7A0A13OEWRCE 2#特点：译码电路复杂；同一存储单元，地址唯一。特点：译码电路复杂；同一存储单元，地址唯一。A14A1774LSY0Y1Y7ABCS2S0SA15A16A18

11、A19A18A17 A16 A15 A14A13A0片内片内 0 0 0 0 0 0 0 0A19位扩展位扩展D15D15D9D9D8D8D7D7D1D1 D0D01 11 1WRWRCS1CS1A0A0A12A12适用于字数够用，但每字的位数字长不够的情况。适用于字数够用，但每字的位数字长不够的情况。如：如： 8K8K8 8K8 8K1616I/O7I/O7I/O1I/O1I/O0I/O0OEOEWRWRA12A12A0A0CS1CS1CS2CS2I/O7I/O7I/O1I/O1I/O0I/O0OEOEWRWRA12A12A0A0CS1CS1CS2CS26264 6264 6264 6264

12、 7.3 只读存取存储器ROM）一一EPROMEPROM的结构的结构1 1、EPROMEPROM的内部结构的内部结构存存储储矩矩阵阵读读 / /写写控控 制制 器器地地址址译译码码器器地地址址码码输输片片 选选读读 / /写写 控控 制制输输 入入 / /输输 出出2 2、EPROMEPROM的引脚功能的引脚功能EPROMEPROM引脚分为引脚分为3 3个部分，个部分，ABAB、DBDB、CBCB 每片每片EPROMEPROM通常有下列几条控制线通常有下列几条控制线CE： 片选线，当其有效，片选线，当其有效，该芯片被选中。该芯片被选中。OE ： 读线，当其有效，读操作。读线，当其有效，读操作。

13、写入所需高电压，当写入所需高电压，当EPROMEPROM写写入时，此脚一般接入时，此脚一般接25V25V电源。电源。VPVP：PGM:PGM:编程脉冲编程脉冲A0AN1D0DnCEOEVPPGM二二EPROMEPROM芯片举例芯片举例 A7 A7 A6 A6 A5 A5 A4 A4 A3 A3 A2 A2 A1 A1 A0 A0 O1 O1 O2 O2 O3 O3GNDGNDUCCUCCA8A8A9A9UPPUPPOEOEA10A10CE/PGMCE/PGMO7O7O6O6O5O5O4O4O3O31 12 23 34 45 56 67 78 89 9101011 111212242423232

14、2222121202019191818171716161515141413131 1、271627161 1） 11 11条地址线条地址线2 2） 8 8位数据线位数据线3 3） 3 3条控制线条控制线UPP UPP 、 CE /PGM CE /PGM 、 OEOE CE/PGM OE UPPD0D7 读 0 0 5V 数据输出 读禁止 1 5V 高阻维持（备用） 1 5V 高阻编程（写入） 50ms脉冲 1 25V 数据输入编程校验 0 0 25V 数据输出编程禁止 0 1 25V 高阻2 2、276427641 1） 1212条地址线条地址线2 2） 8 8位数据线位数据线3 3） 4 4条控制线条控制线UPP UPP 、 CE CE 、PGM PGM 、OEOE CE PGM OE UPP D0D7 读 0 1 0 5V 数据