CH2 门电路(孔敏)

1、数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-161第二章第二章 门电路门电路2.1 概述概述2.2 半导体二极管和半导体二极管和 三极管的开关特性三极管的开关特性2.3 分立元件门电路分立元件门电路2.4 TTL门电路门电路2.5 CMOS门电路门电路2.6 集成逻辑们电路的应用集成逻辑们电路的应用数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-162 基本要求基本要求1、了解分立元件与、或、非、或非、与非门的电路组成、了解分立元件与、或、非、或非、与非门的电路组成、

2、 工作原理、逻辑功能及其描述方法；工作原理、逻辑功能及其描述方法；2、掌握逻辑约定及逻辑符号的意义；、掌握逻辑约定及逻辑符号的意义；3、熟练掌握、熟练掌握TTL与非门典型电路的分析方法、电压传输特与非门典型电路的分析方法、电压传输特性、输入特性、输入负载特性、输出特性；了解噪声容限、性、输入特性、输入负载特性、输出特性；了解噪声容限、TTL与非门性能的改进方法；与非门性能的改进方法；4、掌握、掌握OC门、三态门的工作原理和使用方法，正确理解门、三态门的工作原理和使用方法，正确理解OC门负载电阻的计算及线与、线或的概念；门负载电阻的计算及线与、线或的概念；5、掌握、掌握CMOS反相器、与非门、或

3、非门、三态门的逻辑功反相器、与非门、或非门、三态门的逻辑功能分析，能分析，CMOS反相器的电压及电流传输特性；反相器的电压及电流传输特性；6、熟练掌握、熟练掌握CMOS传输门及双向模拟开关。传输门及双向模拟开关。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1632.1 2.1 概述概述门电路门电路是用以实现逻辑关系的电子电路。是用以实现逻辑关系的电子电路。门电路门电路分立元件门电路分立元件门电路集成门电路集成门电路双极型集成门（双极型集成门（DTL、TTL）MOS集成门集成门 NMOSPMOSCMOS数字电路与逻辑设计孔敏 La

4、b of CVPR of West AnHui University2022-4-164正逻辑：用高电平表示逻辑正逻辑：用高电平表示逻辑1，用低电平表示逻辑，用低电平表示逻辑0负逻辑：用低电平表示逻辑负逻辑：用低电平表示逻辑1，用高电平表示逻辑，用高电平表示逻辑0 在数字系统的逻辑设计中，若采用在数字系统的逻辑设计中，若采用NPN晶体管晶体管和和NMOS管，电源电压是正值，一般采用正逻辑。管，电源电压是正值，一般采用正逻辑。若采用的是若采用的是PNP管和管和PMOS管，电源电压为负值，管，电源电压为负值，则采用负逻辑比较方便。则采用负逻辑比较方便。今后除非特别说明，一律采用正逻辑。今后除非特别

5、说明，一律采用正逻辑。2.1 2.1 概述概述一、正逻辑与负逻辑一、正逻辑与负逻辑数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-165VI控制开关控制开关S的断、通情况。的断、通情况。S断开，断开，VO为高电平；为高电平；S接通，接通，VO为低电平。为低电平。 VISVccVo2.1 2.1 概述概述二、逻辑电平二、逻辑电平1 10 05V0V0.8V2V高电平下限高电平下限低电平上限低电平上限实际开关为晶体二极实际开关为晶体二极管、三极管以及场效管、三极管以及场效应管等电子器件应管等电子器件数字电路与逻辑设计孔敏 Lab of

6、CVPR of West AnHui University2022-4-166逻辑电平 高电平高电平UH： 输入高电平输入高电平UIH 输出高电平输出高电平UOH 低电平低电平UL： 输入低电平输入低电平UIL 输出低电平输出低电平UOL 逻辑逻辑“0”和逻辑和逻辑“1”对应的电压范围宽，对应的电压范围宽，因此在数字电路中，对因此在数字电路中，对电子元件、器件电子元件、器件参数精度的要求及其电源的稳定度的要参数精度的要求及其电源的稳定度的要求比模拟电路要低。求比模拟电路要低。2.1 2.1 概述概述数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University

7、2022-4-167一、二极管伏安特性一、二极管伏安特性2.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性 0.5 0.7 iD(mA) uD(V) 硅硅 PN结伏安特性结伏安特性 UBR 0 门坎电压Uth反向击穿电压二极管的单向导电性：二极管的单向导电性：外加正向电压（外加正向电压（UUthth），二极），二极管导通，导通压降约为管导通，导通压降约为0.7V0.7V；外加反向电压，二极管截止。外加反向电压，二极管截止。uD(V) iD(mA) 0.7V0.7V2.2.1 2.2.1 半导体二极管的开关特性半导体二极管的开关特性数字电路与逻辑设计孔敏 Lab of

8、CVPR of West AnHui University2022-4-168 利用二极管的单向导电利用二极管的单向导电性，相当于一个受外加电压性，相当于一个受外加电压极性控制的开关。极性控制的开关。当当u uI I=U=UILIL时，时，D D导通，导通，u uO O=0.7=U=0.7=UOLOL 开关闭合开关闭合 uI 二极管开关电路二极管开关电路 Vcc uo D R 二、二极管开关特性二、二极管开关特性2.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0当当u uI I=U=UIHIH时，时

9、，D D截止，截止，u uo o=V=VCCCC=U=UOHOH 开关断开开关断开 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1692.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性一、双极型三极管结构一、双极型三极管结构2.2.2 2.2.2 双极型三极管的开关特性双极型三极管的开关特性 因有电子和空穴两种载流子参与导电过程，故因有电子和空穴两种载流子参与导电过程，故称为双极型三极管。称为双极型三极管。NPNNPN型型PNPPNP型型数字电路与逻辑设计孔敏 Lab of CVPR of West A

10、nHui University2022-4-16102.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性二、双极型三极管输入特性二、双极型三极管输入特性 0 0.5 0.7 uBE(V) 输输入入特特性性曲曲线线 iB(A) b iC 硅硅料料NPN型型三三极极管管 c e iB 双极型三极管的应用中，通常是通过双极型三极管的应用中，通常是通过b,eb,e间的电流间的电流i iB B控制控制c,ec,e间的电流间的电流i iC C实现其电路功能的。因此，以实现其电路功能的。因此，以b,eb,e间的回路作为间的回路作为输入回路，输入回路，c,ec,e间的回路作为输出回路间

11、的回路作为输出回路。 输入回路实质是一个输入回路实质是一个PNPN结结，其输入特性基本等同于，其输入特性基本等同于二极管的伏安特性。二极管的伏安特性。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16112.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性三、双极型三极管输出特性三、双极型三极管输出特性 b iC 硅料硅料 NPN型型三极管三极管 c e iB 截止区截止区 iB=0mA A 放大区放大区 ic(mA) 饱和区饱和区 uce(V) uces 0 放大区：发射结正偏，集电结反偏；放大区：发射结

12、正偏，集电结反偏；u ubebeuuT T， u ubcbc00；起放大作用。；起放大作用。截止区：发射结、集电极均反偏，截止区：发射结、集电极均反偏，u ubcbc0V0V，u ubebe0V0V；一般地，一般地，u ubebe0.7VVVT T， u ubcbcVVT T；深度饱和状态下，；深度饱和状态下，饱和压降饱和压降U UCEs CEs 约为约为0.2V0.2V。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16122.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性四、双极型三极管开关特性四、双

13、极型三极管开关特性 ui iB e Rb b +VCC iC uo 三三极极管管开开关关电电路路 Rc c 利用三极管的饱和与截利用三极管的饱和与截止两种状态，合理选择电路止两种状态，合理选择电路参数，可产生类似于开关的参数，可产生类似于开关的闭合和断开的效果，用于输闭合和断开的效果，用于输出高、低电平，即开关工作出高、低电平，即开关工作状态。状态。当当u uI I=U=UILIL时，三极管截止，时，三极管截止，u uO O=V=Vcccc=U=UOHOH 开关断开开关断开假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0当当u uI I=U=UIHIH时，三极管深度饱和，

14、时，三极管深度饱和，u uo o=U=USEsSEs=U=UOLOL 开关闭合开关闭合 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1613 MOS管是金属管是金属氧化物氧化物半导体场效应管的简称。半导体场效应管的简称。（Metal-Oxide-Semiconductor Field-Effect Transistor）由于只有多数载流子参与导电，故也称为由于只有多数载流子参与导电，故也称为单极型三极管单极型三极管。2.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性一、一、MOS管结构管结构2.2.3

15、MOS2.2.3 MOS管的开关特性管的开关特性NMOSNMOS管电路符号管电路符号PMOSPMOS管电路符号管电路符号 b NPN型型三三极极管管 c e 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16142.2 2.2 半导体二极管和三极管的开关特性半导体二极管和三极管的开关特性二、二、MOS管开关特性管开关特性NMOSNMOS管的基本开关电路管的基本开关电路当当u uI I=U=UILIL时，时，MOSMOS管截止，管截止，u uO O=V=VDDDD=U=UOHOH 开关断开开关断开当当u uI I=U=UIHIH时，

16、时，MOSMOS管导通，管导通，u uo o=0=U=0=UOLOL 开关闭合开关闭合 选择合适的电路参数，则可以保证选择合适的电路参数，则可以保证数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16152.3 2.3 分立元件门电路分立元件门电路一、二极管与门一、二极管与门 +VCC(+5V) R Y VD1 A VD2 B ABY &A BY0 00 11 01 10001Y=AB数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16162.3 2.3 分立元件

17、门电路分立元件门电路二、二极管或门二、二极管或门 A VD1 B VD2 Y R ABY 1A BY0 00 11 01 10111Y=A+B数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16172.3 2.3 分立元件门电路分立元件门电路三、三极管非门三、三极管非门 ui iB e Rb b +VCC iC uo 三极管开关三极管开关电路电路 Rc c 输入为低，输出为高；输入为低，输出为高；输入为高，输出为低。输入为高，输出为低。AY0110AY 1 A Y 利用二极管的压降为利用二极管的压降为0.7V0.7V，保证，保证输入

18、电压在输入电压在1V1V以下时，开关电路以下时，开关电路可靠地截止。可靠地截止。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1618 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130W W +Vcc R2 1.6KW W Y D1 D2 输入级输入级中间级中间级输出级输出级2.4 TTL2.4 TTL门电路门电路TTLTTL非门典型电路非门典型电路一、一、7474系列门电路系列门电路 b T1等等效效电电路路 c e AY0110AY 推拉式输出级作用：推拉式输出级作用：降低功耗，提高带降低功耗，提高

19、带负载能力负载能力数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16192.4 TTL2.4 TTL门电路门电路 b 多发射极等效电路多发射极等效电路 c e2 e1 TTLTTL与非门典型电路与非门典型电路区别：区别：T T1 1改为改为多发射极三极管多发射极三极管。ABY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16202.4 TTL2.4 TTL门电路门电路TTLTTL或非门典型电路或非门典型电路区别：有各自的输入级和倒相级，并联使用共同的输出级。区别：有

20、各自的输入级和倒相级，并联使用共同的输出级。BAY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16212.4 TTL2.4 TTL门电路门电路二、二、74S74S系列门电路系列门电路 74S 74S系列又称肖特基系列。采用了抗饱和三极管，或称系列又称肖特基系列。采用了抗饱和三极管，或称肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极肖特基晶体管，是由普通的双极型三极管和肖特基势垒二极管管SBDSBD组合而成。组合而成。SBDSBD的正向压降约为的正向压降约为0.3V0.3V，使晶体管不会进，使晶体管不会进入深度饱和，其入深

21、度饱和，其U Ubebe限制在限制在0.3V0.3V左右，从而缩短存储时间，左右，从而缩短存储时间，提高了开关速度。提高了开关速度。iDibiSBD(a)(b)抗饱和三极管数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16222.4 TTL2.4 TTL门电路门电路三、三、TTLTTL系列门电路系列门电路74：标准系列；：标准系列；74H：高速系列；：高速系列；74S：肖特基系列；：肖特基系列；74LS74LS：低功耗肖特基系列；：低功耗肖特基系列；74LS74LS系列成为功耗延迟积较系列成为功耗延迟积较小的系列。小的系列。74L

22、S74LS系列产品具有最佳的综合性能，是系列产品具有最佳的综合性能，是TTLTTL集成集成电路的主流，是应用最广的系列。电路的主流，是应用最广的系列。 性能比较好的门电路应该是工作性能比较好的门电路应该是工作速度既快，功耗又小速度既快，功耗又小的的门电路。因此，通常用功耗和传输延迟时间的乘积门电路。因此，通常用功耗和传输延迟时间的乘积( (简称功简称功耗耗延迟积延迟积) )来评价门电路性能的优劣。功耗来评价门电路性能的优劣。功耗延迟积越小，延迟积越小，门电路的综合性能就越好。门电路的综合性能就越好。74AS：先进肖特基系列；：先进肖特基系列；74ALS74ALS：先进低功耗肖特基系列。：先进低

23、功耗肖特基系列。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16232.4 TTL2.4 TTL门电路门电路 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 4 与与非非门门 74LS00 的引脚排列图 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 74LS04 1 2 3 4 5 6 7 6 反反相相器器 74LS04 的引脚排列图 VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GN

24、D 14 13 12 11 10 9 8 74LS02 1 2 3 4 5 6 7 4 或非门或非门 74LS04 的引脚排列图 VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 2A GND 74LS74LS系列常用芯片系列常用芯片数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1624与门与门 A B AB & 1 Y=AB=ABAB&Y A B A+B 1 1 或或门门AB1YY=A+B=A+B异或门异或门 Y A B & 1 1 BABABABABABABABABAY )()(

25、AB=1Y2.4 TTL2.4 TTL门电路门电路数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16252.4 TTL2.4 TTL门电路门电路四、四、TTLTTL门电路的重要参数门电路的重要参数1.1.电压传输特性电压传输特性：输出电压跟随输入电压变化的关系曲线。：输出电压跟随输入电压变化的关系曲线。测试电路测试电路电压传输特性电压传输特性低电平输入电压低电平输入电压U UILIL，maxmax0.8V0.8V高电平输入电压高电平输入电压U UIHIH，minmin2V2V低电平输出电压低电平输出电压U UOLOL，maxmax

26、0.5V0.5V高电平输出电压高电平输出电压U UOHOH，minmin2.7V2.7V74LS74LS系列门电路标准规定：系列门电路标准规定：数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16262.4 TTL2.4 TTL门电路门电路 实际应用中，由于外界干扰、电源波动等原因，可能实际应用中，由于外界干扰、电源波动等原因，可能使输入电平使输入电平U UI I偏离规定值。为了保证电路可靠工作，应对干偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一定限制，称为噪声容限。扰的幅度有一定限制，称为噪声容限。 2.2.输入噪声容限输

27、入噪声容限 高电平噪声容限高电平噪声容限是指在保证输出低电平的前提下，允是指在保证输出低电平的前提下，允许叠加在输入高电平上的最大噪声电压许叠加在输入高电平上的最大噪声电压( (负向干扰负向干扰) )，用，用U UNHNH表示：表示： 低电平噪声容限低电平噪声容限是指在保证输出高电平的前提下，允是指在保证输出高电平的前提下，允许叠加在输入低电平上的最大噪声电压许叠加在输入低电平上的最大噪声电压( (正向干扰正向干扰) )，用，用U UNLNL表示：表示： U UNL NL = U= UIL,maxIL,maxU UILILU UNH NH = U= UIHIHU UIH,minIH,min数字

28、电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16271 1输出输出0 0输出输出1 1输入输入0 0输入输入U UOH,minOH,minU UIH,minIH,minU UNHNHU UIL,maxIL,maxU UOL,maxOL,maxU UNLNL11u uI Iu uO O2.4 TTL2.4 TTL门电路门电路输入低电平噪声容限：输入低电平噪声容限：UNL=UIL,maxUOL,max输入高电平噪声容限：输入高电平噪声容限：UNH=UOH,minUIH,min74LS74LS系列门电路前后级系列门电路前后级联时的输入噪声

29、容限为：联时的输入噪声容限为：UNL=0.8V0.5V=0.3VUNH=2.7V2.0V=0.7V5V2.7V0.5V0V5V2V0.8V0V数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16282.4 TTL2.4 TTL门电路门电路3.3.扇出系数扇出系数扇出系数扇出系数N N是指门电路能够驱动是指门电路能够驱动同类门同类门的数量。的数量。 要求：前级门在输出高、低电平时，要满足其输出电流要求：前级门在输出高、低电平时，要满足其输出电流I IOHOH和和I IOLOL均大于或等于均大于或等于N N个后级门的输入电流的总和。个后

30、级门的输入电流的总和。 计算：计算：输出为高电平时，可以驱动同类门的数目输出为高电平时，可以驱动同类门的数目N N1 1； 输出为低电平时，可以驱动同类门的数目输出为低电平时，可以驱动同类门的数目N N2 2； 扇出系数扇出系数minmin（N N1 1，N N2 2）。）。 低电平输入电流低电平输入电流I IILIL，maxmax-0.4mA-0.4mA高电平输入电流高电平输入电流I IIHIH，maxmax20A20A低电平输出电流低电平输出电流I IOLOL，maxmax8mA8mA高电平输出电流高电平输出电流I IOHOH，maxmax-0.4mA-0.4mA74LS74LS系列门电路

31、标准规定：系列门电路标准规定：数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16292.4 TTL2.4 TTL门电路门电路例：如图，试计算例：如图，试计算74LS74LS系列非门电路系列非门电路G G1 1最多可驱动多少个同类门电路。最多可驱动多少个同类门电路。解：解： G G1 1输出为低电平时，可以驱动输出为低电平时，可以驱动N N1 1个同类门；个同类门；应满足应满足 I IOLOL N N1 1 |I|IILIL| | G G1 1输出为高电平时，可以驱动输出为高电平时，可以驱动N N2 2个同类门；个同类门； N Nm

32、inmin（N N1 1,N,N2 2） 2020N N1 1 I IOLOL / |I|IILIL| | 8mA/0.4mA 8mA/0.4mA 2020应满足应满足 |I|IOHOH| | N N2 2 I IIHIHN N2 2 | |I IOHOH| | / I IIHIH 0.4mA/20A 0.4mA/20A 2020数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16302.4 TTL2.4 TTL门电路门电路五、集电极开路的门电路（五、集电极开路的门电路（OCOC门）门）Y&AB&CD& CD

33、ABY Y&AB&CD“线与线与”推拉式输出级并联推拉式输出级并联1.“1.“线与线与”的概念的概念数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16312.4 TTL2.4 TTL门电路门电路 普通的普通的TTLTTL门电路不能将输出端直接并联，进行线与。门电路不能将输出端直接并联，进行线与。解决这个问题的方法就是把输出极改为解决这个问题的方法就是把输出极改为集电极开路集电极开路的三的三极管结构。极管结构。 OC OC门电路在工作时需外接上拉电阻和电源门电路在工作时需外接上拉电阻和电源。只要电阻。只要电阻的阻值和

34、电源电压的数值选择得当，就可保证输出的高、的阻值和电源电压的数值选择得当，就可保证输出的高、低电平符合要求，输出三极管的负载电流又不至于过大。低电平符合要求，输出三极管的负载电流又不至于过大。2.OC2.OC门的电路结构和逻辑符号门的电路结构和逻辑符号数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16322.4 TTL2.4 TTL门电路门电路3.OC3.OC门的门的“线与线与”功能功能CDABYYY 21数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16332.4

35、TTL2.4 TTL门电路门电路当当n个前级门输出均为个前级门输出均为高电平，即所有高电平，即所有OC门同门同时截止时，为保证输出时截止时，为保证输出的高电平不低于规定的的高电平不低于规定的UOH，min值，上拉电阻不值，上拉电阻不能过大，其最大值计算能过大，其最大值计算公式：公式：HIOHminOHCCUmInIUVR ，(max)4.4.外接上拉电阻外接上拉电阻R RU U的计算方法的计算方法数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16342.4 TTL2.4 TTL门电路门电路当当n个前级门中有一个个前级门中有一个输出

36、为低电平，即所有输出为低电平，即所有OC门中只有一个导通时，门中只有一个导通时，全部负载电流都流入导通全部负载电流都流入导通的那个的那个 OC门，为确保流门，为确保流入导通入导通OC门的电流不至门的电流不至于超过最大允许的于超过最大允许的IOL，max值，值，RU值不可太小，其最值不可太小，其最小值计算公式：小值计算公式：ILmaxOLmaxOLCCUImIUVR ，(min)(min)maxUUURRR 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16352.4 TTL2.4 TTL门电路门电路5.OC5.OC门的应用门的应用

37、实现线与。实现线与。可以简化电路，节省器件。可以简化电路，节省器件。实现电平转换。实现电平转换。如图所示，可使输出高电平变为如图所示，可使输出高电平变为10V10V。用做驱动器。用做驱动器。如图是用来驱动发光二极管的电路。如图是用来驱动发光二极管的电路。+10V&OV+5V&270数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16362.4 TTL2.4 TTL门电路门电路六、三态输出门电路（六、三态输出门电路（TSTS门）门） 国标符号 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC(+5V)

38、 T5 R2 750 R3 360 R5 3k A EN 1 EN Y EN D 三三态态输输出出非非门门（高高电电平平有有效效）电电路路结结构构 1.1.三态门的电路结构和逻辑符号三态门的电路结构和逻辑符号功能表功能表EN=0EN=0EN=1EN=1AY Y高阻态输出有三种状态：输出有三种状态： 高电平、低电平、高阻态。高电平、低电平、高阻态。控制端或控制端或使能端使能端数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16372.4 TTL2.4 TTL门电路门电路高电平有效高电平有效低电平有效低电平有效两种控制模式：两种控制模式

39、：数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16382.4 TTL2.4 TTL门电路门电路2.2.三态门的应用三态门的应用数据总线结构数据总线结构 只要控制各个门的只要控制各个门的ENEN端轮端轮流为流为1 1，且任何时刻仅有一个，且任何时刻仅有一个为为1 1，就可以实现各个门，就可以实现各个门分时分时地向总线传输。地向总线传输。实现数据双向传输实现数据双向传输 EN=1EN=1，G1G1工作，工作，G2G2高阻，高阻，A A经经G1G1反相送至总线；反相送至总线； EN=0EN=0，G1G1高阻，高阻，G2G2工作，总工作

40、，总线数据经线数据经G2G2反相从反相从Y Y端送出。端送出。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16392.4 TTL2.4 TTL门电路门电路七、七、TTLTTL门电路多余输入端的处理门电路多余输入端的处理1.1.与非门的处理与非门的处理“1”“1”悬空悬空2.2.或非门、与或非门的处理或非门、与或非门的处理“0”“0”BAY ABY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1640（1 1）CMOSCMOS电路的工作速度比电路的工作速度比TTLT

41、TL电路的低。电路的低。（2 2）CMOSCMOS带负载的能力比带负载的能力比TTLTTL电路强。电路强。（3 3）CMOSCMOS电路的电源电压允许范围较大，约在电路的电源电压允许范围较大，约在3 318V18V，抗，抗干扰能力比干扰能力比TTLTTL电路强。电路强。（4 4）CMOSCMOS电路的功耗比电路的功耗比TTLTTL电路小得多。门电路的功耗只有电路小得多。门电路的功耗只有几个几个WW，中规模集成电路的功耗也不会超过，中规模集成电路的功耗也不会超过100W100W。（5 5）CMOSCMOS集成电路的集成度比集成电路的集成度比TTLTTL电路高。电路高。（6 6）CMOSCMOS电

42、路容易受静电感应而击穿，在使用和存放时应电路容易受静电感应而击穿，在使用和存放时应注意静电屏蔽，焊接时电烙铁应接地良好，尤其是注意静电屏蔽，焊接时电烙铁应接地良好，尤其是CMOSCMOS电路电路多余不用的输入端不能悬空，应根据需要接地或接高电平。多余不用的输入端不能悬空，应根据需要接地或接高电平。2.5 CMOS2.5 CMOS门电路门电路CMOSCMOS电路的特点：电路的特点：常用常用CMOS逻辑门器件系列：逻辑门器件系列： 4000系列；系列； 74HC系列高速系列高速CMOS系列。系列。 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University20

43、22-4-16412.5 CMOS2.5 CMOS门电路门电路一、一、MOSMOS管的开关特性管的开关特性输入低电平，输入低电平，NMOSNMOS管截止；管截止；输入高电平，输入高电平，NMOSNMOS管导通。管导通。输入低电平，输入低电平，PMOSPMOS管导通；管导通；输入高电平，输入高电平，PMOSPMOS管截止。管截止。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1642 G G VDD S D D S A Y 2.5 CMOS2.5 CMOS门电路门电路二、二、CMOSCMOS非门非门AY0110AY 数字电路与逻辑设

44、计孔敏 Lab of CVPR of West AnHui University2022-4-16432.5 CMOS2.5 CMOS门电路门电路CMOSCMOS非门电压传输特性非门电压传输特性CMOSCMOS非门电流传输特性非门电流传输特性 CMOS CMOS反相器的传输特性接近理想开关特性，反相器的传输特性接近理想开关特性， 因而因而其噪声容限大，抗干扰能力强。其噪声容限大，抗干扰能力强。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1644ABYVDDT3T1T2T42.5 CMOS2.5 CMOS门电路门电路三、三、CMO

45、SCMOS与非门（与非门（P P并并N N串）串）ABY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1645ABYVDDT4T3T1T22.5 CMOS2.5 CMOS门电路门电路四、四、CMOSCMOS或非门（或非门（P P串串N N并）并）BAY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1646特点：需外接上拉电阻。特点：需外接上拉电阻。应用：与应用：与OC门类似，门类似， 输出端可以并接，实现输出端可以并接，实现“线与线与”功能；功能； 实现电平转换。

46、实现电平转换。2.5 CMOS2.5 CMOS门电路门电路五、漏极开路的五、漏极开路的CMOSCMOS门电路（门电路（ODOD）ABY 数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16472.5 CMOS2.5 CMOS门电路门电路六、六、CMOSCMOS传输门和双向模拟开关传输门和双向模拟开关 uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C0、 ，TN和和TP截止，相当于截止，相当于开关断开开关断开。C1、 ，TN和和TP导通，相当于导通，相当于开关接通开关接通，uoui。1 C0

47、 C 由于由于T T1 1、T T2 2管的结构形式是对称的，即漏极和源极管的结构形式是对称的，即漏极和源极可互易使用，因而可互易使用，因而CMOSCMOS传输门属于双向器件，它的输入传输门属于双向器件，它的输入端和输出端也可互易使用端和输出端也可互易使用。数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16482.5 CMOS2.5 CMOS门电路门电路七、七、CMOSCMOS三态输出门三态输出门 A EN TP2 TP1 Y TN1 TN2 A EN 1 1 EN Y +VDD (a) CMOS 三态门电路 (b) 逻辑符号 电

48、路的输出有电路的输出有高阻态、高电平和低电平高阻态、高电平和低电平3 3种状态，是一种三态门。种状态，是一种三态门。 时，时，TP2、TN2均均截止，截止，Y与地和电源都断开与地和电源都断开了，输出端呈现为高阻态。了，输出端呈现为高阻态。 时，时，TP2、TN2均导均导通，通，TP1、TN1构成反相器。构成反相器。1 EN0 ENAY 1.CMOS1.CMOS三态门之一三态门之一数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-16492.5 CMOS2.5 CMOS门电路门电路 时，时，TG截止，输出端呈现高阻态。截止，输出端呈现高阻态。 时，时，TG导通，导通， 。1 EN0 ENAY 2. CMOS2. CMOS三态门之二三态门之二数字电路与逻辑设计孔敏 Lab of CVPR of West AnHui University2022-4-1650一、一、TTL与与CMOS器件之间的接口