计算机组成原理试题及答案讲解

1、计算机组成原理试题及答案、选择题 （每题 3 分，共 36分）1、下列数中最小的数是（）。 BA ( 1010010) 200101000) BCD C512)8 D (235)161 位，尾数为 15 位，则可表示的最大正 A2、某机字长 16 位，采用定点整数表示，符号位为 整数为（ ），最小负整数为（ ）。15 15 15 16A+(215-1)，-(215-1)B+(2 15-1),-(216-1)14 15 15 15C+( 214-1)， -(215-1)D+(215-1), -(1-2 15)3、运算器虽由许多部件组成，但核心部分是（） BA 数据总线 B 算术逻辑运算单元 C

2、多路开关 D 累加寄存器4、在定点运算器中，无论采用双符号位还是采用单符号位，都必须要有溢出判断电路，它一般用（ ）来实现 C A 与非门 B 或非门5、立即寻址是指（） BA 指令中直接给出操作数地址 C 指令中间接给出操作数6、输入输出指令的功能是（C 异或门 D 与或非门B 指令中直接给出操作数D 指令中间接给出操作数地址 ）CA 进行算术运算和逻辑运算B 进行主存与 CPU 之间的数据传送C 进行 CPU 与 I/O 设备之间的数据传送D 改变程序执行的顺序7、微程序控制器中，机器指令与微指令的关系是（） DA 一段机器指令组成的程序可由一条微指令来执行B 一条微指令由若干条机器指令组

3、成C 每一条机器指令由一条微指令来执行D 每一条机器指令由一段用微指令编成的微程序来解释执行8、相对指令流水线方案和多指令周期方案， 单指令周期方案的资源利用率和性价比 （ ） A A 最低 B 居中 C 最高 D 都差不多9、某一 RAM 芯片，其容量为 1024×8 位，除电源端和接地端外，连同片选和读/写信号该芯片引出腿的最小数目为（ ） BA 23 B 20 C 17 D 1910、在主存和 CPU 之间增加 Cache 的目的是（）。 CA 扩大主存的容量 B 增加 CPU 中通用寄存器的数量C 解决 CPU 和主存之间的速度匹配 D 代替 CPU 中寄存器工作11、计算机

4、系统的输入输出接口是（）之间的交接界面。 BA CPU 与存储器 B 主机与外围设备 C 存储器与外围设备D CPU 与系统总线12、在采用 DMA 方式的 I/O 系统中，其基本思想是在（ ）之间建立直接的数据通路。 B A CPU 与存储器 B 主机与外围设备 C 外设与外设 D CPU 与主存二、判断题 （每题 3分，共 15 分）1、两个补码相加，只有在最高位都是1 时有可能产生溢出。 （ × ）2、相对寻址方式中，操作数的有效地址等于程序计数器内容与偏移量之和（ ）3、指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联 系的媒介。 （ ）4、半导体

5、 ROM 是非易失性的，断电后仍然能保持记忆。（ ）5、在统一编址方式下， CPU 访问 I/O 端口时必须使用专用的 I/O 命令。 （ ）三、简答题 （共 29 分）1、简述浮点运算器的作用，它由哪几部分组成？（7 分）2、计算机指令中要用到的操作数一般可以来自哪些部件？（7 分）CPU 内部的通用寄存器 外围设备中的一个寄存器 内存储器的一个存储单元3、Cache有哪三种基本映像方式？直接映像方式的主要优缺点是什么？（7 分）4、简述总线的串行传送、（8 分）并行传送、 复用传送和数据包传送四种基本信息传输方式的特点。四、计算题 （每题 10分，共 20 分）1、写出 X=1011110

6、1， Y=-00101011 的原码和补码表示，并用补码计算两个数的和2、将十进制数 -0.288 转换成二进制数，再写出它的原码、反码、补码表示（符号位和数值 位共 8 位）计算机组成原理试题及答案 5一、选择题（共 20分，每题 1 分）1指令系统中采用不同寻址方式的目的主要是 。A可降低指令译码难度； B缩短指令字长，扩大寻址空间，提高编程灵活性； C实现程序控制； D寻找操作数。2计算机使用总线结构的主要优点是便于实现积木化，缺点是 。A地址信息、数据信息和控制信息不能同时出现；B地址信息与数据信息不能同时出现；C两种信息源的代码在总线中不能同时传送；D地址信息与数据信息能同时出现。3

7、一个 16K×32 位的存储器，其地址线和数据线的总和是 。A48；B46； C 36；D38。4下列叙述中 是正确的。A主存可由 RAM和 ROM组成； B主存只能由 ROM组成；C主存只能由 RAM组成； D主存只能由 SRAM组成。5在三种集中式总线控制中， 方式响应时间最快。A链式查询； B计数器定时查询； C独立请求； D以上都不是。6可编程的只读存储器 。A不一定是可改写的； B一定是可改写的；C一定是不可改写的； D以上都不对。7下述 种情况会提出中断请求。A产生存储周期“窃取”； B在键盘输入过程中，每按一次键；C两数相加结果为零； D结果溢出。8下列叙述中 是错误的

8、。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；D以上都是错的。9直接寻址的无条件转移指令功能是将指令中的地址码送入 。APC； B地址寄存器； C累加器 DACC。10 响应中断请求的条件是 。A外设提出中断； B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“ 1”时。 D CPU提出中断。11 变址寻址和基址寻址的有效地址形成方式类似，但是 。A变址寄存器的内容在程序执行过程中是不可变的；B在程序执行过程中，变址寄存器和基址寄存器和内容都可变的；C在程序执行过程中，基址寄存

9、器的内容不可变，变址寄存器中的内容可变；D变址寄存器的内容在程序执行过程中是可变的。12在原码加减交替除法中，符号位单独处理，参加操作的数是 。A原码； B绝对值； C绝对值的补码； D补码。13 DMA方式 。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向 CPU请求中断处理数据传送； D能取代中断方式。14 设机器字长为 32 位，存储容量为 16MB，若按双字编址，其寻址范围是。A8MB；B2M；C4M；D16M。15 设变址寄存器为 X，形式地址为 D，某机具有先间址后变址的寻址方式，则这种寻址方式的 有效地址为 。AEA = (X) +D ；BE

10、A = (X) + (D) ；CEA = (X) +D) ；DEA = X +D 。 16程序计数器 PC属于 。A运算器； B控制器； C存储器； D I/O 设备。17计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用 控制方式。A延长机器周期内节拍数的； B异步； C中央与局部控制相结合的； D同步。18目前在小型和微型计算机里最普遍采用的字母与字符编码是 。ABCD码； B十六进制代码； CASCII 码； D海明码。19设寄存器内容为 10000000，若它等于 -0 ，则为 。A原码； B补码； C反码； D移码。20 在下述有关不恢复余数法何时需恢复余数的说法中，

11、是正确的。A最后一次余数为正时，要恢复一次余数；B最后一次余数为负时，要恢复一次余数；C最后一次余数为 0 时，要恢复一次余数； D任何时候都不恢复余数。二、填空题（共 20分，每空 1 分）1 I/O 与主机交换信息的方式中 ,A 和 B 都需通过程序实现数据传送，其中 C 体现 CPU与设 备是串行工作的。2设 n = 8（不包括符号位） ，机器完成一次加和移位各需 100ns，则原码一位乘最多需A ns,补码 Booth 算法最多需 B ns 。A ，其中一个操作数通常隐16 位（含 1 位数符），用补码3对于一条隐含寻址的算术运算指令，其指令字中不明确给出 含在 B 中。4设浮点数阶码

12、为 4 位（含 1 位阶符），用移码表示，尾数为规格化表示，则对应其最大正数的机器数形式为A，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为C，真值为 D （十进制表示）。5在总线的异步通信方式中，通信的双方可以通过A、B 和C 三种类型联络。6磁表面存储器的记录方式总的可分为 A 和 B 两大类，前者的特点是C，后者的特点是D。7 在微程序控制器中，一条机器指令对应一个A，若某机有 38 条机器指令，通常可对应B 。四、计算题（ 6 分）设机器 A的主频为 8MHz，机器周期含 4 个时钟周期，且该机的平均指令执行速度是0.4MIPS，试求该机的平均指令周期和机器周期。每个指

13、令周期包含几个机器周期？如果机器B 的主频为12MHz，且机器周期也含 4 个时钟周期，试问 B 机的平均指令执行速度为多少 MIPS？五、简答题（共 20 分）1说明微程序控制器中微指令的地址有几种形成方式。（6 分）2什么是计算机的主频，主频和机器周期有什么关系？（4分）（ CU 4）4某机主存容量为 4M×16 位，且存储字长等于指令字长，若该机的指令系统具备65 种操作。操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（ 5 分）1）画出一地址指令格式并指出各字段的作用（2）该指令直接寻址的最大范围 （十进制表示）3）一次间址的寻址范围（十进制表示）；（4）相

14、对寻址的位移量（十进制表示）。六、问答题（共 15 分）1按序写出完成一条加法指令 SUB （ 为主存地址 ） 两种控制器所发出的微操作命令及节拍 安排。（ 8 分）2MB/s，而且 DMA的预处理需 10002假设磁盘采用 DMA方式与主机交换信息，其传输速率为个时钟周期， DMA完成传送后处理中断需500 个时钟周期。如果平均传输的数据长度为4KB，试DMA辅助操作（预处理和后处理）。问在硬盘工作时， 50MHz的处理器需用多少时间比率进行七、设计题（ 10 分）设 CPU共有 16 根地址线， 8 根数据线，并用 作访存控制信号（低电平有效），用 作读写控制 信号（高电平为读，低电平为写

15、）。现有下列芯片及各种门电路（门电路自定），如图所示。画出 CPU与存储器的连接图，要求：（ 1）存储芯片地址空间分配为： 0 8191为系统程序区； 819232767 为用户程序区。（ 2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。计算机组成原理试题 5 答案一、选择题（共 20分，每题 1 分）1C 2 C 3 C4.A5C 6A7B 8A 9A 10B 11C 12C 13B 14B15B 16B 17C18C 19A 20B二、填空题（共20分，每空 1 分）1A程序查询方式B中断方式C程序查询方式2A1600B 17003A操作数的地址B累加器 4A1,111;0.11

16、,1（ 15 个 1 ）B 27 (1 -2-15)C0,000;1.01,1（14 个 1)D-2-8(2 -1+2-15)5A不互锁 B半互锁C全互锁 6A归零制 B 不归零制C不论记录的代码是 0 或 1，在记录下一个信息之前，记录电流要恢复到零电流 D磁头线圈中始终有电流7 A微程序 B41 个微程序。2答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的 优先等级顺序确定某个主设备可以占用总线。3答：所谓并行包含同时性和并发性两个方面。前者是指两个或多个事件在同一时刻发生， 后者是指两个或多个事件在同一时间段发生。也就是说，在同一时刻或同一时间段内完成两 种

17、或两种以上性质相同或不同的功能，只要在时间上互相重叠，就存在并行性。 4答：进位链是传递进位的逻辑电路。5答：间址需通过访存（若是多次间址还需多次访存）得到有效地址。四、计算题（共 5 分）答：根据机器 A的主频为 8MHz，得时钟周期为 = 0.125 s（ 1）机器周期 = 0.125 ×4 = 0.5 s（2）平均指令执行时间是 = 2.5 s（ 3）每个指令周期含 = 5 个机器周期（4 在机器周期所含时钟周期数相同的前提下，两机平均指令执行速度与它们的主频有关， 即= 则 B机的平均指令执行速度 = = 0.6MIPS五、简答题（共 20 分）1（6 分）答：（ 1）直接由

18、微指令的下地址字段指出。（2）根据机器指令的操作码形成。（ 3）增量计数器法。（ 4）根据各种标志决定微指令分支转移的地址。（ 5）通过测试网络形成。（ 6）由硬件产生微程序入口地址。2. 答：一台机器时钟信号的频率即为主频，主频的倒数称作时钟周期，机器周期内包含若干 个时钟周期。4（ 5分）答：（ 1） 一地址指令格式为（ 1 分）OP M AOP 操作码字段，共 7 位，可反映 65 种操作； M 寻址方式特征字段，共 3 位，可反映 5 种寻 址方式； A 形式地址字段，共 16 7 3 = 6 位 （ 1 分）（2）直接寻址的最大范围为 26 = 64 （1分）（ 3） 由于存储字长为

19、 16 位，故一次 间址的寻址范围为 216 = 65536 （1 分）（ 4） 相对寻址的位移量为 32 + 31（1分）六、问答题（共 15 分）1（ 8分）组合逻辑控制器完成 SUB 指令的微操作命令及节拍安排为：取指周期 （2分） T0 PCMAR，1R T1M（MAR） MDR，（PC） + 1 PCT2MDRIR，OP（IR） ID执行周期（ 2 分） T0 Ad（IR） MAR，1R（即 MAR）T1M（MAR） MDR T2 （ACC） （MDR）ACC微程序控制器完成 ADD 指令的微操作命令及节拍安排为： 取指周期（ 2 分） T0PCMAR，1R T1Ad（CMDR） C

20、MART2M（MAR） MDR，（PC） + 1 PC T3Ad（CMDR） CMAR T4MDRIRT5 OP（IR） 微地址形成部件 CMAR执行周期（ 2 分） T0 Ad（IR） MAR，1R（即 MAR） T1Ad（CMDR） CMART2M（MAR） MDR T3Ad（CMDR） CMAR T4 （ACC） + （MDR） ACCT5Ad（CMDR） CMAR2（7 分） DMA传送过程包括预处理、数据传送和后处理三个阶段。传送4KB的数据长度需4KB/2MB/s = 0.002 秒（ 2 分）如果磁盘不断进行传输， 每秒所需 DMA辅助操作的时钟周期数为 （1000 + 500）

21、/0.002 = 750000 故 DMA辅助操作占用 CPU的时间比率为 750000 /（50 × 106） ×100% = 1.5 % （ 3 分）七、设计题（ 10 分）（ 1）二进制地址码（ 2 分）A15 , A11 , A7 , , A00 81918K×8位 ROM 1片 8192 327678K×8位 RAM 3片（ 2）08191为系统程序区，选用 1片8K×8位ROM芯片；（ 1分） 819232767为用户程序区，选用 3片 8K×8位RAM芯片。（ 1分）组成原理复习题型一、单项选择题 （在每小题的四个备选答

22、案中，选出一个正确的答案， 并将其号码填在括号 内。每小题 2 分，共 30 分 ）1当采用双符号位时，发生溢出的特征是：双符号位为 （ C ）A）00C） 10B) 11D ) 都不是2在下述存储器中，允许随机访问的存储器是( D ) 。A) 磁带C) 磁盘A) 磁鼓D ) 半导体存储器3若二进制数为1010011.01，则相应的十进制数为( D )。A) 191.5C ) 93.675B) 733.25D )都不是4原码加法运算是指 ( A ).A) 取操作数绝对值直接相加，符号位单独处理B) 操作数用补码表示，连同符号位一起相加C) 操作数用补码表示，根据符号位决定实际操作D) 将操作数

23、转化为原码后再相加5零地址指令采用 ( B )。A) 立即寻址C) 间接寻址B) 堆栈寻址D) 变址寻址6目前软盘中常用的磁记录方式是(A )。B) M2F 制C ) 不归零一 1 制C) 调相制D ) 调频制7在( D )条件下，规格化浮点数尾数的最高数位为 1 A) 所有浮点数C) 浮点数为正B) 浮点数为负D) 阶码以 2 为底的正数8. 堆栈指针 SP 的内容是 ( D ).C) 栈底单元内容C) 栈底单元地址D) 栈顶单元内容D ) 栈顶单元地址 二、判断改错题(先判断其描述有无错误。若有错误，将错误描述部分予以改正。每小题 分，共 15 分)1集中刷新方式在刷新时间内并不影响CPU

24、 的读写操作。?2009-1-7 06:40?回复楼错误 ，异部刷新方式刷新时间内并不影响 CPU 的读写操作。2 EPROM 中的内容一旦写入，就不能再修改。 错误， EPROM 中的内容一旦写入，能再修改。三、名词解释(每小题 4 分，共 20 分) 1总线：是一组可为多个功能部件共享都公共信息传送路线 2随机存储器：存储器任何单元的内容可按其地址随机的读取或写入，而且存取时间与单 元都物理位置无关。四、某信息为 “0110010”，请编制其海明校验码， 并给出步骤。(8 分)解： 1 2 3 4 5 6 7 8 9 10 11P1 P2 0 P3 1 1 0 P4 0 1 0四组 P4=

25、0 1 0=1 三组 P3=1 1 0=0 二组 P2=01010=0 一组 P1=01000=1 则 五、Intel 8086 指令： MOV AL ，BX+6 ，设 BX 的内容为 2F0AH 。 其中： BX 为基址寻址方式，指令执行的功能为： AL ( BX+4 ) 请给出操作数寻址图，并且给出指令执行过程解释。(6 分)解 ： Disp=6,Rb=BX六、某微机系统有 16 根地址线， 8 根数据线，地址空间安排为： 8K 系统程序存储区，用 ROM 芯片，安排在地址最低区；接着 24K 作为用户程序区，采用 RAM 芯片；其后的 16K 空间为设备区。给定芯片如下： ROM 和 R

26、AM 芯片为 16K ×8，有 R/W# 控制线， CS片选 信号线， M/IO# 选择线，(其中表示低电平有效) 。请给出各存储区的地址空间，并画出连 线图。 (11 分)解：第一片： 0000H 到 1FFFH 第二片： 2000H 到 7FFFH 第三片： 8000H 到 BFFFH七、分析单总线结构的 CPU 中，指令 ADD (R0)+ ， (R1)的指令流程。数据通路结构如下图 所示。 指令功能为： (R0) ( R1) R1 (10 分)? 解：解：指令功能： ? (R1) ( R0) R0? 指令流程如下：? (1)(PC) MAR ，Read，(PC) 1Z；送指令

27、地址，读主存；执行加法运算，结果暂存 Z? (2) (Z) PC(3) M MDR IR(4) (R1) MAR ， Read ? (5) M MDR Y? (6)(Y) (R0) Z；PC1PC；取指令到 IR；送源操作数地址；取出源操作数到 Y 中(7)(Z) R0；加法结果送回目标寄存器得分评卷人一、 选择题（每小题 2 分，共 20 分）1 算术/逻辑运算单元 74181ALU 可完成 A 16 种算术运算功能B 16 种逻辑运算功能C 16 种算术运算功能和 16 种逻辑运算功能D 4 位乘法运算和除法运算功能2 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是A1

28、1001011B11010110C 11000001D 11011003 四片 74181ALU 和一片 74182CLA 器件相配合，具有如下进位传送功能 A 行波进位B 组内先行进位，组间先行进位C组内先行进位，组间行波进位D组内行波进位，组间先行进位4 用于对某个寄存器中操作数的寻址方式称为 寻址。A直接 B间接 C 寄存器直接D寄存器间接5 就微命令的编码方式而言，若微命令的个数已经确定，则 。A 编码表示法与直接表示法的微指令字长大小关系不确定。B 编码表示法与直接表示法的微指令字长相等C 直接表示法比编码表示法的微指令字长短。D编码表示法比直接表示法的微指令字长短。6 相联存贮器是

29、按 进行寻址的存贮器。A 地址指定方式 B 堆栈存取方式C内容指定方式D 地址指定与堆栈7 操作控制器的功能是 。A产生时序信号B从主存取出一条指令C完成指令操作的译码D从主存取出指令，完成指令操作码译码，并产生有关的操作控制信号，以解释执行该指令8 采用串行接口进行七位 ASC 码传送，特率为 9600 波特时，A 960B873 C 1371 D480带有位奇偶校验位、 1 位起始位和 1 位停止位，当波 字符传送速率为 。9 发生中断请求的条件是A 一条指令执行结束B一次 I/O 操作结束C机器内部发生故障D一次 DMA 操作结束10CRT 的分辨率为 1024*1024 像素，像素的颜

30、色数为64K ，则刷新存储器的容量为A512KB B 1MB C 256KBD2MB得分评卷人是填空题（每空1 分，共 24 分）1. 对存储器的要求 。为了解决这方面的矛盾，计算机采用多级 存储体系结构。2.主存与 cache 的地址映射有三种方式。其中最后一种方式适度地兼顾了前二者的优点，又尽量避免其缺点，从灵活性、命中率、硬件投资来说较为理想。4.6.7.3.CPU 中至少有如下六类寄存器：寄存器，计数器，8.寄存器，缓冲寄存器，累加寄存器，状态条件寄存器。CPU 周期也称为 ；一个 CPU 周期包含若干个 令的指令周期至少需要 个 CPU 周期。5.若X补 = 11001100 ，则数

31、 X 的十进制数真值是一位全加器本位和 Si 的逻辑表达式是达式是微程序控制器主要由中断处理过程可以进行。优先级。任何一条指,进位位 Ci+1 的逻辑表三大部分组成。的设备可以中断优先级比它的设备的中断服务程序。9.动态存储器的刷新方式有以下三种1 功能是什么？简答题 （共 23 分）12 分）冯 ·诺依曼型计算机的主要设计思想是什么？它的硬件系统包含哪些主要组成部分？各部分2 （5 分 ）写出主机和外设的五种信息交换方式。3（6 分）总线集中式仲裁有哪几种方式 ?并说明各自的优缺点 .四 应用题 （共 33 分）1. （9 分）已知 X= +0.10111 ，Y= +0.11011

32、 ，求 X补， X 补， Y 补， Y补 ，然后用变形补码计 算X+Y补，XY补,并讨论结果是否溢出。假设机器字长为8 位。2. （12 分）下面是程序中断方式基本接口示意图，简要说明IM，IR，EI，RD ，BS 五个触发器及 INTA 信号的名称及作用。3. （12 分）用 16K*4 位的 RAM 芯片构成 64K*8 位的存储系统，问：（1 ） 计算一共需要多少个 RAM 芯片？分几组？（ 4 分）（2 ） 整个存储系统需要多少根数据线？（ 1 分）（3 ） 计算整个存储系统需要多少根地址线？其中要多少根作片选译码信号？（4 分）（4 ） 画出该存储系统的组成框图。（ 3 分）一 选择

33、题（每小题 2 分，共 20 分）1： C D B C D610：C D A A D二 填空题（每空 1 分，共 24 分）1容量大，速度快，成本低2全相联映射，直接映射，组相联映射（第三个必须是 “组相联映射 ”，其它个位置可以互换）3指令，程序，地址 （第二个必须是 “程序”，其它个位置可以互换）4机器周期，时钟周期（或节拍脉冲或 T 周期）， （顺序不可换）5 526 Si=Ai Bi Ci， Ci+1=Ci （AiBi）+AiBi（顺序不可换）7控制存储器（或微控存或微程序控制存储器），微指令寄存器，地址转移逻辑8嵌套，高，低（顺序不可换）9集中式刷新，分散式刷新，异步刷新三 简答题（共分）、本小题一共 1分。主要思想占分，大部件名称各占分，各部件功能各占分答：冯 ·诺依曼型计算机的主要设计思想是存储程序并按顺序执行。各部分及其功能如下： 存储器：存放程序和数据。运算器：进行算术逻辑运算。控制器：发出各种命令，使计算机自动、协调地工作。输入设备：将人们熟悉的信息形式转换成计算机能接收并识别的信息形式。输出设