第三章组合逻辑电路作业解答142

1、1第第3 3章章 组合逻辑电路组合逻辑电路2013 年年 3 月月23-1 分析题图分析题图3-1所示电路，写出电路输出所示电路，写出电路输出Y1和和Y2的逻辑的逻辑 函数表达式，列出真值表，说明它们的逻辑功能。函数表达式，列出真值表，说明它们的逻辑功能。=1=1&ABCY1Y23解解: 逐级写出逻辑函数表达式：逐级写出逻辑函数表达式：=1=1&ABCY1Y2P2P1P3BAP3BAP1CBACPP12BACBAPPY322CBACPY11 将上式中的将上式中的A、B、C取值取值 000111 ，分别求出，分别求出Y1和和Y2，可得出真值表如下页。，可得出真值表如下页。ABCB

2、A4A B CY1Y20 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 111由表可以看出：由表可以看出： 该电路实现了一位该电路实现了一位二进制数全加器功能。二进制数全加器功能。其中其中, A和和B分别是被分别是被加数和加数，加数和加数，C为相邻为相邻低位来的进位数；低位来的进位数；Y1为本位和数，为本位和数，Y2为相为相邻高位的进位数。邻高位的进位数。53-2 分析题图分析题图3-2所示电路，要求：写出输出逻辑函数表所示电路，要求：写出输出逻辑函数表 达式，列出真值表，并总结电路功能。达式，列出真值表，并总结电路功能。=1=1ABCF

3、=1D6P1P3=1=1ABCF=1D解：解：逐级写出逻辑函数表达式：逐级写出逻辑函数表达式：DCP BAP21DCBAPPF21 将上式中的将上式中的 A、B、C、D 取值取值 0000 1111，求出，求出F，可得出真值表如下页表。由表可见：，可得出真值表如下页表。由表可见： 当输入当输入 A、B、C、D 中含有偶数个中含有偶数个 “0” 时，输时，输出出F=1；而当输入；而当输入 A、B、C、D 中含有奇数个中含有奇数个 “0” 时时,输出输出F=0。即该电路完成输入二进制序列中。即该电路完成输入二进制序列中 “0” 码个数的奇偶性。码个数的奇偶性。7A B C D A B C DFA

4、B C D A B C D F0 0 0 01111 0 0 00100 0 0 11001 0 0 10010 0 1 01001 0 1 00010 0 1 11111 0 1 10100 1 0 00101 1 0 01110 1 0 10011 1 0 11000 1 1 00011 1 1 01000 1 1 10101 1 1 111183-3 分析题图分析题图3-3所示电路，要求：写出所示电路，要求：写出X、Y、Z逻辑表逻辑表 达式，列出真值表，画出卡若图，并总结电路功能。达式，列出真值表，画出卡若图，并总结电路功能。11&1&ABXYZ9解：解：由图从输入信号出

5、发，写出输出由图从输入信号出发，写出输出 X、Y、Z的逻辑函数表达式：的逻辑函数表达式：BABABAYBA ZB,AX11&1&ABXYZ 将上式中的将上式中的A、B取值取值 00 11，分别求出分别求出X、Y、Z，可得出真值，可得出真值表如下页表。表如下页表。10输输 入入输输 出出ABX=ABY=A BZ=AB00010011001000111010由表可以看出：由表可以看出： 该电路实现了一位数值比较器的功能：该电路实现了一位数值比较器的功能： 当当AB时，输出时，输出Z=1。113-5 用与非门设计下列函数，允许反变量输入。用与非门设计下列函数，允许反变量输入。 F(A

6、,B,C,D) =m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13) F(A,B,C,D) = M(0, 2, 4, 5, 9, 10, 13, 14) F(A,B,C,D) = AB + ACD + AC + BC12解：解：CDABCDABFF(A,B,C,D) = m(1, 2, 3, 7, 8, 11) + d(0, 9, 10, 12, 13)00 01 11 10001011 11111101AB FCD&BFADC13解：解：DCABCADBACD DCABCADBACDF F(A,B,C,D) = M(0, 2, 4, 5, 9, 10

7、, 13, 14) 00 01 11 10000011011000111111100100AB FCDF&AACDCDBB&14解：解： F(A,B,C,D) = AB + ACD + AC + BCADBACADBACF 00 01 11 100010111111111101111AB FCDF&ACDB&153-6 用与非门设计能实现下列功能的组合电路。用与非门设计能实现下列功能的组合电路。 三变量表决电路三变量表决电路 输出与多数变量的状态一致；输出与多数变量的状态一致； 四变量判奇电路四变量判奇电路 4个变量中有奇数个个变量中有奇数个1时，输出时，输出

8、为为1，否则输出为，否则输出为0； 运算电路运算电路 当当K=1时，实现一位全加器功能，当时，实现一位全加器功能，当 K=0时，实现一位全减器功能。时，实现一位全减器功能。 注意：三变量表决电路在课件上已有例子。略注意：三变量表决电路在课件上已有例子。略16解解: 四变量判奇电路四变量判奇电路 A B C DFA B C DF0 0 0 001 0 0 010 0 0 111 0 0 100 0 1 011 0 1 000 0 1 101 0 1 110 1 0 011 1 0 000 1 0 101 1 0 110 1 1 001 1 1 010 1 1 111 1 1 1000 01 11

9、 100011011111111011AB FCD17DABCDCABCDBABCDA DCBADCBADCBADCBAFDABCDCABCDBABCDA DCBADCBADCBADCBAF18AACDCDBB&F&19解：解： 运算电路运算电路：当当K=1时，设时，设变量变量A,B,C分别代表被加数、和分别代表被加数、和数及进位数，变量数及进位数，变量F,Y分别代表和数及进位数；当分别代表和数及进位数；当K=0时，设时，设A,B, C三个变量分别代表被减数、减数及借位数，变量三个变量分别代表被减数、减数及借位数，变量F,Y分别代表商分别代表商数及借位数。数及借位数。K A B

10、 CFYK A B CFY0 0 0 0001 0 0 0000 0 0 1111 0 0 1100 0 1 0111 0 1 0100 0 1 1011 0 1 1010 1 0 0101 1 0 0100 1 0 1001 1 0 1010 1 1 0001 1 1 0010 1 1 1111 1 1 1112000 01 11 100011011111111011KA FBC00 01 11 100001111111111011KA YBCCBACBAABCCBACBACBAABCCBAFKACBAKKABCAKBC KACBAKKABCAKBCY21AACKCKBB&F&

11、;Y&223-7 用或非门设计能实现下列功能的组合电路，允许反用或非门设计能实现下列功能的组合电路，允许反 变量输入。变量输入。 F(A,B,C,D) = m(4, 5, 6, 7, 12, 13) + d(8, 9) F(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) F(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z )( W+Y+Z ) ( W+X+Y+Z ) ( W+X+Y+Z ) 23解解: CABCABF00 01 11 1000110111111101AB FCD11BFACF(A,B,C,D) = m(4, 5, 6, 7

12、, 12, 13) + d(8, 9)24解解: DBDBDBDBFF(A,B,C,D) = M(1, 3, 4, 6, 9, 11, 12, 14) 00 01 11 100000010011001000AB FCDBFD1BD1125解解: 00 01 11 1000000111001000WX FYZF(W,X,Y,Z) = ( W+X+Y+Z )( W+X+Y+Z ) ( W+Y+Z )( W+X+Y+Z ) ( W+X+Y+Z ) ZYWZYXZYX ZYWZYXZYXFYYXZZWF1111263-8 已知输入信号已知输入信号A、B、C、D的波形如题图的波形如题图3-5所示，所示，

13、 用或非门设计产生输出用或非门设计产生输出F波形的组合电路，允许反波形的组合电路，允许反 变量输入。变量输入。ABCDF27ABCDF解：解：由波形图直接可得输入由波形图直接可得输入A、B、C、D在各种组合下在各种组合下 的输出的输出F，填入卡若图，可得逻辑函数表达式。，填入卡若图，可得逻辑函数表达式。0000010001010000111000 01 11 100000110111 111000101001AB FCD DACBDCA DACBDCAFBCACDF1111AD283-9 设计能一个如题图设计能一个如题图3-6所示的优先排队系统，其优先所示的优先排队系统，其优先 顺序为顺序为

14、当当A=1时，不论时，不论B、C、D为何值，为何值，W灯亮，其余灯灯亮，其余灯 不亮；不亮； 当当A=0, B=1时，不论时，不论C、D为何值，为何值，X灯亮，其余灯灯亮，其余灯 不亮；不亮； 当当A=B=0, C=1时，不论时，不论D为何值，为何值，Y灯亮，其余灯灯亮，其余灯 不亮；不亮； 当当A=B=C=1, D=1时，时，Z灯亮，其余灯不亮；灯亮，其余灯不亮； 当当A=B=C=D=0时，所以灯都不亮。时，所以灯都不亮。29ABCDWXYZ解：解：以以“1”表示灯亮，以表示灯亮，以“0”表示灯表示灯不不 亮，根据题意可以得到四个输出亮，根据题意可以得到四个输出 W、X、Y、Z的的卡若图，由

15、此的的卡若图，由此 写出逻辑函数表达式写出逻辑函数表达式00 01 11 10000011010011110011100011AB WCD00 01 11 10000100010100110100100100AB XCDBAX AW 300001 11 10000000010000111000101000AB YCDCBAY 00 01 11 10000000011000110000100000AB ZCDDCBAZ &1&11WXYZABCD由表达式画出逻辑电路由表达式画出逻辑电路313-10 分析如题图分析如题图3-7所所示由集成示由集成8选选1数据选数据选择器择器CT74

16、151构成的构成的电路，写出电路输出电路，写出电路输出F1和和F2的最简逻辑函的最简逻辑函数表达式，列出真值数表达式，列出真值表。表。F1ABC1 Y CT74151 D7 D6 D5 D4 D3 D2 D1 D0A2A1A0ST0G7F21 Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC32解解1：由题图可分别写出输出逻辑函数的表达式由题图可分别写出输出逻辑函数的表达式CABCBABCACBA DCABDCBADBCADCBAF64311CABCDBADCBADBCACBACDBADCBAF2填出两个逻辑函数的卡若图填出两个逻辑函数的卡若图

17、00 01 11 10 011 1 11AB F1CD00 01 11 1000 1110111111 11101AB F2CDCACAF1CDBDCADBADBACBF233A B CF10 0 000 0 110 1 000 1 111 0 011 0 101 1 011 1 10两个逻辑函数的真值表两个逻辑函数的真值表AB C DF2A B C DF20000110000000101001100100101000011110111010011100101011110110110111100011101111034解解2：由题图可填出逻辑函数由题图可填出逻辑函数F2的降维卡若图如下的降维卡

18、若图如下026413751010110100ABCDDD01DF21 Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABCD100 01 11 1000 1110111111 11101ABCDCDBDCADBADBACBF2由卡若图也可得如上页的真值表。由卡若图也可得如上页的真值表。353-11 分析如题图分析如题图3-8所示由集成所示由集成3线线-8线译码器线译码器CT74138 构成的电路，写出电路输出构成的电路，写出电路输出F的表达式，列出真值的表达式，列出真值 表，并找出在控制信号表，并找出在控制信号K的作用下，该电路功能。的作用下，该电

19、路功能。F&1K A B BIN/OCT A2 A1 A0 STA STB STC0Y7Y1Y2Y3Y4Y5Y6Y36解：解：由题图可写出输出逻辑函数的表达式由题图可写出输出逻辑函数的表达式BAKBAk BABAKABBAk BKABAKABKBAk mmmmYYYYYYYYF653065306530K A BF0 0 010 0 100 1 000 1 111 0 001 0 111 1 011 1 10 由输出逻辑函数的表达式和卡若图由输出逻辑函数的表达式和卡若图都可以看出：当都可以看出：当K=0时，电路实现同时，电路实现同或逻辑运算；而当或逻辑运算；而当K=1时，电路实现时，电路

20、实现异或逻辑运算。异或逻辑运算。373-12 采用降维法用一片集成采用降维法用一片集成8选选1数据选择器数据选择器CT74151和和 必要的门电路实现下列逻辑函数。必要的门电路实现下列逻辑函数。 F(A,B,C,D) = m(0, 2, 8, 10, 11, 13, 14, 15) F(A,B,C,D) = m(1, 5, 6, 7, 9, 11, 12, 13, 14) F(A,B,C,D) = M(0, 2, 3, 4, 8, 10, 15) DBCDABCDBDADBAF38解：解： 由表达式作卡若图，以由表达式作卡若图，以D为记图变量进行降维为记图变量进行降维00 01 11 1000

21、 100101 001011 001110 1011ABCD00 01 11 10 00D 1011ABCDDD1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC 由降维卡若由降维卡若图可画出逻辑图可画出逻辑电路图。电路图。39解：解： 由表达式作卡若图，以由表达式作卡若图，以D为记图变量进行降维为记图变量进行降维00 01 11 1000 001001 111111 010110 0110ABCD00 01 11 10 0 DD1D 1 01DABCD 由降维卡若由降维卡若图可画出逻辑图可画出逻辑电路图。电路图。1F Y CT74151

22、D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC40解：解： 由表达式作卡若图，以由表达式作卡若图，以D为记图变量进行降维为记图变量进行降维00 01 11 1000 001001 111111 010110 0110ABCD00 01 11 10 0 DD1D 1 01DABCD 由降维卡若图由降维卡若图可画出逻辑电路可画出逻辑电路图。与小题完图。与小题完全一样。全一样。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABC41解：解： 由表达式作卡若图，以由表达式作卡若图，以D为记图变量进行降维为记图变量进行降

23、维00 01 11 1000 001001 010111 111110 0110ABCD00 01 11 10 0 0DD 1 D11DABC 由降维卡若图由降维卡若图可画出逻辑电路可画出逻辑电路图。图。1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71DABCD423-13 采用降维法用一片集成双采用降维法用一片集成双4选选1数据选择器数据选择器CC14539和必要的门电路设计一位全加器，当和必要的门电路设计一位全加器，当K=1时，全加器工时，全加器工作作;当当K=0时，全加器不工作。时，全加器不工作。43解：解：当当K=1时，全加器工作，此时可

24、列出真值表如下时，全加器工作，此时可列出真值表如下A B CiS Co0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 11100 01 11 10 0 0101 1 1010AB SCiiC01 0 Ci 1CiA SBiC00 01 11 10 0 0010 1 0111AB CoCi01 0 0Ci 1 Ci1A CoB44由降维卡若图可得实现全加器的电路图由降维卡若图可得实现全加器的电路图1S1CiCoK1 Y1 0 1 2 3A1A0ST0G3AB Y2 CC14539 0 1 2 3ST453-14 用一片集成用一片集成8选选

25、1数据选择器数据选择器CT74151和必要的门电和必要的门电 路设计实现一个函数发生器电路，其功能如下表所示。路设计实现一个函数发生器电路，其功能如下表所示。控制信号控制信号输出输出M1M2F00011011BABAABBA46解：解：根据题意列出真值表如下根据题意列出真值表如下M1M2A BFM1M2A BF0000010000000111001000101101000011110111010011100001010110110110011101011111111000 01 11 1000 010001 101011 110110 1010M1M2AB00 01 11 10 0 BB0 1

26、 1BBM1M2ABB47由降维卡若图可得电路图由降维卡若图可得电路图1F Y CT74151 D0 D1 D2 D3 D4 D5 D6 D7A2A1A0ST0G71BM1M2A483-15 用一片集成用一片集成3线线-8线译码器线译码器CT74138和必要的门电路和必要的门电路 实现下列多输出组合逻辑函数。实现下列多输出组合逻辑函数。C)(BAABCF1BABAF2)CAB)(AF3CBAABCF449解：解：CABAABCC)(BAABCF1其对应的卡若图如下其对应的卡若图如下00 01 11 10 01 1 111AB F1C7321732173211YYYYmmmm mmmmFBABA

27、F2其对应的卡若图如下其对应的卡若图如下00 01 11 10 011 111AB F2C5432543254322YYYYmmmm mmmmF507070704YYmmmmCBAABCF)CAB)(AF3其对应的卡若图如下其对应的卡若图如下00 01 11 10 0 0111 1 0100AB F3C6432643264323YYYYmmmm mmmmF实现多输出组合逻辑函数的逻辑电路如下页。实现多输出组合逻辑函数的逻辑电路如下页。51F1F2F3F41A B C BIN/OCT A2 A1 A0 STA STB STC0Y7Y1Y2Y3Y4Y5Y6Y&523-16 用一片集成用一片

28、集成4线线-10线译码器线译码器CT7442和必要的门电路和必要的门电路 实现一位全减器，当实现一位全减器，当K=0时，全减器工作；当时，全减器工作；当K=1 时，全减器不工作。时，全减器不工作。解：解： 如果将如果将CT7442的最高位地址的最高位地址A3作为使能端，这时作为使能端，这时4线线 -10线译码器可以当作线译码器可以当作3线线-8线译码器使用。题意要求，当线译码器使用。题意要求，当K=0时，全减器工作；当时，全减器工作；当K=1时，全减器不工作。所以控时，全减器不工作。所以控制信号制信号K接接A3。 假设一位全减器完成假设一位全减器完成A减去减去B，借位输入为，借位输入为CI，借

29、位，借位输出为输出为CO，本位相减结果为，本位相减结果为F。根据题意，当。根据题意，当K=0时，时，全减器工作，则可得全减器的真值表如下页。全减器工作，则可得全减器的真值表如下页。53 全加器的真值表全加器的真值表A B CIFCO0 0 0 000 0 1110 1 0110 1 1011 0 0101 0 1001 1 0001 1 111 由真值表可得全减器两个输出的由真值表可得全减器两个输出的最小项表达式如下最小项表达式如下742174217421YYYYmmmm mmmmF732173217321OYYYYmmmm mmmmC 由上面的逻辑表达式可得全减器由上面的逻辑表达式可得全减器的逻辑电路图如下页。的逻辑电路图如下页。54BCD/DECCT74421248CIBAK0123456789&FCO553-17 用一片集成用一片集成3线线-8线译码器线译码器CT74138和必要的门电路和必要的门电路 设计一个运算电路，当设计一个运算电路，当K=1时，实现一位全加器；时，实现一位全加器； 当当K=0时，实现一位全减器。时，实现一位全减器。56解：解： 运算电路运算电路：当当K=1时，设时，设变量变量A,B,C分别代表被加数、和分别代表被加数、和数及进位数，变量数及进位数，变量F,Y分别代表和数及进位数；当分别代表和数及进位数；当K=0时，设时，设A,