第四章集成触发器

1、江西省井冈山应用科技学校江西省井冈山应用科技学校数字电路Ta b l e o f C o n t e n t s基本基本RSRS触发器触发器4.1同步同步RSRS触发器触发器4.2触发器的触发方式触发器的触发方式4.3JKJK触发器触发器4.4D D触发器触发器4.5T T触发器和触发器和TT触发器触发器4.6集成触发器的应用集成触发器的应用4.7江西省井冈山应用科技学校数字电路掌握基本RS触发器的电路组成、逻辑功能和工作原理了解同步RS触发器的电路结构、掌握同步RS触发器真值表掌握JK触发器、D触发器、T触发器的逻辑功能掌握集成JK触发器、D触发器的使用常识能简述几种常见的集成触发器型号了解

2、常见集成触发器的应用常识123456江西省井冈山应用科技学校数字电路基本基本RSRS触发器触发器第 一 节江西省井冈山应用科技学校数字电路1 1电路组成电路组成（1 1）逻辑电路）逻辑电路 触发器的状态：触发器的状态：Q Q = = 0 0，处于，处于 0 0 态；态；Q Q = = 1 1，处于，处于 1 1 态。态。 2 2 个输入端个输入端 、 ，2 2 个输出个输出端端 、Q Q。RSQ（2 2）逻辑符号）逻辑符号图图4.1.14.1.1图图4.1.24.1.2江西省井冈山应用科技学校数字电路2 2逻辑功能逻辑功能Q Q 状态决定于输入端状态决定于输入端 、 电平高低。电平高低。 RS

3、（1 1） = 1= 1， = 1= 1，触发器保持原状态不变。，触发器保持原状态不变。 Q Q = 0= 0、 ，电路处于，电路处于 0 0 态，则态，则 Q Q = 0 = 0 使门使门 G G1 1 输出为输出为 1 1，即即 ；而；而 、 = 1 = 1 送到与非门送到与非门 G G2 2 的两个输入端，保持的两个输入端，保持 Q Q = 0= 0。触发器保持原态不变。触发器保持原态不变。 电路处于电路处于 1 1 态，态，Q Q = 1= 1、 ，则使，则使 G G2 2 门输出为高电平，即保门输出为高电平，即保持持 Q Q = 1= 1；而；而 Q Q = 1= 1、 送到与非门送

4、到与非门 G G1 1 的两个输入端，的两个输入端，保持保持 。触发器保持原态不变。触发器保持原态不变。RS1 Q1 Q1 QS0 Q1 R0 Q江西省井冈山应用科技学校数字电路（2 2） = 0= 0， = 1= 1，触发器为，触发器为 0 0 态。态。 ，使，使 G G1 1 的输出的输出 ，此时，此时，G G2 2 的两个输入端全为的两个输入端全为 1 1，因而，因而 Q Q = = 0 0，触发器被置为，触发器被置为 0 0 态，并且与原状态无关。态，并且与原状态无关。RS0 R1 Q2 2逻辑功能逻辑功能（3 3） = 1= 1， = 0= 0，触发器为，触发器为 1 1 态。态。R

5、S（4 4） =0=0， = 0= 0，触发器状态不定。，触发器状态不定。RS ，使，使 G G2 2 的输出的输出 Q Q = 1= 1，此时，此时，G G1 1 的两个输入端全为的两个输入端全为 1 1，因，因 而而 ，触发器被置为，触发器被置为 1 1 态，并且与原状态无关。态，并且与原状态无关。0 S0 QQ Q逻辑功能逻辑功能0 01 11 10 01 10 01 10 00 01 1不变不变不定不定置置 0 0置置 1 1保持保持基本基本 RS RS 触发器真值表。触发器真值表。RS江西省井冈山应用科技学校数字电路3 3结论结论 把端加低电平触发信号时，触发器为把端加低电平触发信号

6、时，触发器为 0 0态，称态，称 为置为置 0 0 端，又称复端，又称复位端。位端。 把端加低电平触发信号时，触发器为把端加低电平触发信号时，触发器为 1 1态，称态，称 为置为置 1 1 端，也叫置位端。端，也叫置位端。 触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信号称为号称为“触发脉冲触发脉冲”。（3 3）触发器的翻转：）触发器的翻转：RS（1 1）置）置 0 0 端端（2 2）置）置 1 1 端端江西省井冈山应用科技学校数字电路同步同步RSRS触发器触发器第 二 节江西省井冈山应用科技学校数字电路 由时钟脉冲控制

7、的由时钟脉冲控制的 RS RS 触发器称为同步触发器称为同步 RS RS 触发器，又称时钟控制触发器，又称时钟控制 RS RS 触发器。触发器。 1 1电路组成电路组成2 2工作原理工作原理（1 1）无时钟脉冲作用时（无时钟脉冲作用时（CPCP = = 0 0） CPCP = 0 = 0 时，时，G G3 3、 G G4 4 门被封锁，输入信门被封锁，输入信号号 R R、S S 不起作用，触发器维持原状态。不起作用，触发器维持原状态。（2 2）有时钟脉冲作用时（有时钟脉冲作用时（CPCP = 1 = 1） CPCP = 1 = 1 时，时， G G3 3、 G G4 4 门被打开，输入信号门被

8、打开，输入信号 R R、S S 经倒相后被引导到基经倒相后被引导到基本本 RS RS 触发器的输入端，可以直接控制基本触发器的输入端，可以直接控制基本 RS RS 触发器。触发器。图图4.2.14.2.1如如图图4.2.14.2.1所示所示江西省井冈山应用科技学校数字电路2 2工作原理工作原理（3 3）真值表）真值表时钟脉冲时钟脉冲CPCP输入信号输入信号输出状输出状态态功能说明功能说明R RS SQ Qn+1n+10 0 Q Qn n保持保持1 10 00 0Q Qn n保持保持1 11 10 00 0置置 0 01 10 01 11 1置置 1 11 11 11 1 不允许不允许Q Qn

9、n：表示时钟脉冲表示时钟脉冲 CP CP 到来前的状态，即原态。到来前的状态，即原态。Q Qn+1n+1 ：表示：表示 CP CP 脉冲到来后的状态，即现态。脉冲到来后的状态，即现态。（4 4）逻辑符号）逻辑符号图图4.2.24.2.2江西省井冈山应用科技学校数字电路解解：Q Q 为高电平，为高电平， 为低电平。波形如为低电平。波形如图图4.2.34.2.3所示。所示。 例例 4-14-1 设基本设基本 RS RS 触发器的输入信号触发器的输入信号 、 的波形如图所示。的波形如图所示。触发器初始状态触发器初始状态 Q Q = 1 = 1，试在，试在 、 波形下方，画出波形下方，画出 Q Q、

10、的信号波的信号波形。形。 RSRSQQ图图4.2.34.2.3江西省井冈山应用科技学校数字电路 例例 4-24-2 同步同步 RS RS 触发器。若触发器。若 S S、R R 及及 CP CP 脉冲如脉冲如图图4.2.44.2.4所示。所示。试在它们的下方画出试在它们的下方画出 Q Q 的信号波形。的信号波形。图图4.2.44.2.4江西省井冈山应用科技学校数字电路解解： 例例 4-24-2 同步同步 RS RS 触发器。若触发器。若 S S、R R 及及 CP CP 脉冲如脉冲如图图4.2.44.2.4所示。所示。试在它们的下方画出试在它们的下方画出 Q Q 的信号波形。的信号波形。 第一个

11、第一个 CP CP 脉冲到来后，脉冲到来后，S S = = R R = 0 = 0，触发器保，触发器保持原态，持原态，Q Q 为为 0 0。 第二个第二个 CP CP 脉冲到来后，脉冲到来后，S S = 1 = 1，R R = 0 = 0，触发，触发器翻转，器翻转，Q Q =1 =1。 第三个第三个 CP CP 脉冲作用期间，脉冲作用期间，S S = 1 = 1，R R = 0 = 0，触发，触发器继续保持器继续保持 1 1 态不变。态不变。初态：初态：Q Q = 0 = 0。 第五、第六个第五、第六个 CP CP 脉冲作用期间，脉冲作用期间，S S 为高电平为高电平 1 1，R R = 0=

12、 0，触发器翻转为，触发器翻转为 1 1 态。态。 第四个第四个 CP CP 脉冲作用期间，脉冲作用期间，S S = 0= 0，R R = 1 = 1，触发，触发器翻转为器翻转为 0 0 态。态。Q江西省井冈山应用科技学校数字电路触发器的触发形式触发器的触发形式第 三 节江西省井冈山应用科技学校数字电路4.3.14.3.1同步触发同步触发4.3.24.3.2上升沿触发上升沿触发4.3.34.3.3下降沿触发下降沿触发4.3.44.3.4主从触发主从触发江西省井冈山应用科技学校数字电路4.3.14.3.1同步触发同步触发同步触发采用电平触发方式，一般同步触发采用电平触发方式，一般为高电平触发即在

13、为高电平触发即在 CPCP高电平期间输入高电平期间输入信号起作用。信号起作用。2 2空翻现象空翻现象空翻现象空翻现象：时钟脉冲太宽时，一个：时钟脉冲太宽时，一个 CP CP 脉冲会引起触发器的多次翻脉冲会引起触发器的多次翻转。转。 计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，才能正常工作。才能正常工作。 同步同步 RS RS 触发器波形图如触发器波形图如图图4.2.54.2.5所示。所示。1 1波形图波形图图图4.3.14.3.1CPCP高电平期高电平期间触发间触发江西省井冈山应用科技学校数字电路4.3.24.3.2上

14、升沿触发上升沿触发触发器只在时钟脉冲上升沿时刻，根据输入信号翻转。可以克服空触发器只在时钟脉冲上升沿时刻，根据输入信号翻转。可以克服空翻现象。如翻现象。如图图4.2.64.2.6所示。所示。图图4.3.24.3.2江西省井冈山应用科技学校数字电路4.3.34.3.3下降沿触发下降沿触发下降沿触发器只在下降沿触发器只在 CP CP 时钟脉冲下降沿时刻，根据输入信号翻转，时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个同样可以保证在一个 CP CP 周期内触发器只动作一次。周期内触发器只动作一次。 图图4.3.34.3.3江西省井冈山应用科技学校数字电路4.3.44.3.4主从触发主从触发

15、1. 1. 逻辑电路逻辑电路由两个同步由两个同步 RS RS 触发器加上一个非门组成。如触发器加上一个非门组成。如图图4.3.44.3.4所示。所示。图图4.3.44.3.4江西省井冈山应用科技学校数字电路2. 2. 工作原理工作原理 当当 CPCP 高电平期间高电平期间，主触发器接收，主触发器接收 R R、S S 输入信号，状态翻转；同时，输入信号，状态翻转；同时，CPCP经非门变为低电平加至从触发器上，故从触发器被封锁。经非门变为低电平加至从触发器上，故从触发器被封锁。 当当 CPCP 低电平期间，低电平期间，主触发器被封锁，主触发器被封锁，R R、S S 输入信号不起作用；同时，输入信号

16、不起作用；同时，CP CP 经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与经非门变为高电平加至从触发器上，故从触发器被打开，使其输出与主触发器一致。主触发器一致。 江西省井冈山应用科技学校数字电路4.3.44.3.4主从触发主从触发3.3.工作特点工作特点 从触发器的状态由主触从触发器的状态由主触发器决定；主从触发器只在发器决定；主从触发器只在每个输入每个输入 CP CP 脉冲的下降沿脉冲的下降沿翻转一次，与翻转一次，与 CP CP 脉冲的宽脉冲的宽度无关，从而避免空翻现象。度无关，从而避免空翻现象。 4. 4. 波形图波形图图图4.3.54.3.5江西省井冈山应用科技学校数字电

17、路4.3.44.3.4主从触发主从触发5.5.逻辑符号逻辑符号图图4.3.64.3.6如如图图4.3.64.3.6所示所示江西省井冈山应用科技学校数字电路 例例 4-134-13 设主从设主从 RS RS 触发器的输入信号触发器的输入信号 CPCP、R R、S S的波形如的波形如图图4.3.74.3.7所示。试画出输出所示。试画出输出 Q Q 的波形图。的波形图。图图4.3.74.3.7江西省井冈山应用科技学校数字电路 例例 4-134-13 设主从设主从 RS RS 触发器的输入信号触发器的输入信号 CPCP、R R、S S的波形如图所的波形如图所示。试画出输出示。试画出输出 Q Q 的波形

18、图。的波形图。解：解：设触发器初始状态为设触发器初始状态为 0 0，即，即 Q Q = 0 = 0。 当第二个当第二个 CP CP = 1 = 1 期间期间，S S = = ，R R = = 。可知。可知 ， 当当CPCP下下降沿到来后降沿到来后, , Q Q = 0= 0。0 Q1 Q当第一个当第一个 CP CP = 1 = 1 期间期间，S S = = 1 1，R R = 0= 0。可知。可知 ， 。当。当 CP CP 下降沿到来后，下降沿到来后，Q Q 由由 0 0 变为变为1 1。 1 Q0 Q江西省井冈山应用科技学校数字电路JKJK触发器触发器第 四 节江西省井冈山应用科技学校数字电

19、路4.4.14.4.1电路组成和逻辑符号电路组成和逻辑符号4.4.24.4.2逻辑功能逻辑功能江西省井冈山应用科技学校数字电路4.4.14.4.1电路组成和逻辑符号电路组成和逻辑符号1 1电路组成电路组成由两个钟控由两个钟控 RS RS 触发器组成，输出触发器组成，输出 反馈至主触发器的反馈至主触发器的 端，输出端，输出 Q Q 反馈至主触发器的反馈至主触发器的 端，并把原输入端重新命名为端，并把原输入端重新命名为 J J 端和端和 K K 端。如图端。如图12.4.112.4.1所示。所示。DSDRQ图图4.4.14.4.1图图4.4.24.4.22 2逻辑符号逻辑符号 如如图图4.4.24

20、.4.2所示。所示。江西省井冈山应用科技学校数字电路4.4.24.4.2逻辑功能逻辑功能2 2J = J = 1 1，K K = 0= 0，Q Qn +1 n +1 = 1= 1主触发器处于主触发器处于 Q Q1 1 = 1 = 1 状态；从主触发器被封锁，输出状态不变。状态；从主触发器被封锁，输出状态不变。CP CP 的下降沿到来后，将主触发器的的下降沿到来后，将主触发器的 Q Q1 1 、 传送到从触发器去，所以传送到从触发器去，所以触发器状态为触发器状态为 1 1 态。态。1 1J = J = 0 0，K K = 0= 0，Q Qn n = = Q Qn +1n +1主触发器被封锁，主触

21、发器被封锁，CP CP 脉冲到来后，触发器状态不翻转，脉冲到来后，触发器状态不翻转，Q Qn n = = Q Qn +1n +1，输出保持原态。输出保持原态。 3 3J = J = 0 0，K K = 1= 1，Q Qn +1 n +1 = 0= 0 主触发器主触发器处于处于 Q Q1 1 = 0 = 0 状态；从主触发器被封锁，输出状态不变。状态；从主触发器被封锁，输出状态不变。CP CP 下降沿到来后，将主触发器的下降沿到来后，将主触发器的 Q Q1 1 、 传送到从触发器，从触发器被置传送到从触发器，从触发器被置 0 0。1Q1Q江西省井冈山应用科技学校数字电路4 4J = 1J = 1

22、，K = 1K = 1， Qn +1 = Q Qn +1 = Q 当时钟脉冲到来时，当时钟脉冲到来时，J J = = 1 1，K K = 1= 1，使主触发器被置于与从触发器相反，使主触发器被置于与从触发器相反的状态。的状态。CPCP = = 0 0 时，从触发器随主触发器变化。亦即当时，从触发器随主触发器变化。亦即当 CP CP 脉冲下降沿到脉冲下降沿到来时，触发器状态发生翻转，即来时，触发器状态发生翻转，即 Q Qn +1 n +1 = = ，随着，随着CPCP脉冲不断输入，触发器脉冲不断输入，触发器状态不断翻转，因而具有计数功能。状态不断翻转，因而具有计数功能。 nQ5 5真值表真值表江

23、西省井冈山应用科技学校数字电路 例例 4-44-4 设主从设主从 JK JK 触发器的初始状态为触发器的初始状态为 0 0，试根据图示给出的，试根据图示给出的 CPCP、J J、K K 的波形，画出输出的波形，画出输出 Q Q 的波形。的波形。 图图4.4.34.4.3江西省井冈山应用科技学校数字电路D D触发器触发器第 五 节江西省井冈山应用科技学校数字电路4.5.14.5.1逻辑功能逻辑功能4.5.2 4.5.2 真值表真值表4.5.34.5.3工作波形图工作波形图江西省井冈山应用科技学校数字电路4.5.14.5.1逻辑功能逻辑功能D D 触发器的输出状态由输入信号触发器的输出状态由输入信

24、号 D D 决定，决定，D D = 0 = 0，置，置 0 0；D D = 1 = 1 置置 1 1。D = 0，CP 上升沿到来后， Qn +1 = 0，触发器置 0。D = 1，CP 上升沿到来后， Qn +1 = 1，触发器置 1。 图图4.5.14.5.1江西省井冈山应用科技学校数字电路4.5.2 4.5.2 真值表真值表0001101101014.5.34.5.3工作波形图工作波形图图图12.5.212.5.2江西省井冈山应用科技学校数字电路T T触发器和触发器和TT触发器触发器第 六 节江西省井冈山应用科技学校数字电路4.6.14.6.1逻辑功能逻辑功能4.6.24.6.2真值表真

25、值表4.6.34.6.3工作波形图工作波形图江西省井冈山应用科技学校数字电路T T 触发器可由触发器可由 JK JK 触发器转换而来。如触发器转换而来。如图图4.6.14.6.1所示所示 T T 触发器触发器：在：在 CP CP 脉冲作用下，根据输入信号脉冲作用下，根据输入信号 T T 的不同状态，具有保的不同状态，具有保持和翻转功能的电路，称为持和翻转功能的电路，称为 T T 触发器。触发器。图图4.6.14.6.1江西省井冈山应用科技学校数字电路4.6.14.6.1逻辑功能逻辑功能（1 1）T T = 0 = 0，则，则 Q Qn+1n+1 = = Q Qn n ，触发器保持原态不变。，触

26、发器保持原态不变。 （2 2）T T = 1 = 1，则，则 Q Qn+1n+1 = = ，触发器状态翻转，为计数状态。，触发器状态翻转，为计数状态。nQ4.6.24.6.2真值表真值表 T000110110110nQ1 nQ江西省井冈山应用科技学校数字电路4.6.34.6.3工作波形图工作波形图（1 1）T T 触发器工作波形图触发器工作波形图 图图4.6.14.6.1江西省井冈山应用科技学校数字电路（2 2）T T 触发器触发器在在 CP CP 脉冲作用下，只具有翻转（计数）脉冲作用下，只具有翻转（计数）功能的电路，称为功能的电路，称为 T T 触发器。也称为计数触发器。也称为计数型触发器

27、。可由其他触发器转换而来。如图型触发器。可由其他触发器转换而来。如图12.6.212.6.2所示。所示。 电路电路 功能功能n1QQn 波形波形图图4.6.24.6.2图图4.6.34.6.3如如图图4.6.34.6.3所示。所示。江西省井冈山应用科技学校数字电路集成触发器的应用集成触发器的应用第 七 节江西省井冈山应用科技学校数字电路4.7.14.7.1集成触发器简介集成触发器简介4.7.24.7.2应用举例应用举例江西省井冈山应用科技学校数字电路4.7.14.7.1集成触发器简介集成触发器简介1 1常用集成常用集成 JK JK 和和 D D 触发器的型号及外引线排列触发器的型号及外引线排列

28、双双 JK JK 触发器触发器 CT74LS112CT74LS112双双 JK JK 触发器触发器CC4027CC4027四四 D D 触发器触发器 CT74LS175CT74LS175双双 D D 触发器触发器 CC4013CC4013图图4.7.14.7.1江西省井冈山应用科技学校数字电路2 2引出端的功能、符号的意义说明引出端的功能、符号的意义说明（1 1）字母符号上方加横线，表示加入低电平信号有效。）字母符号上方加横线，表示加入低电平信号有效。 （2 2）两个触发器以上的多触发器集成器件，在它的输入、输出）两个触发器以上的多触发器集成器件，在它的输入、输出符号前，加同一数字，都属于同一

29、触发器的引出端。符号前，加同一数字，都属于同一触发器的引出端。 （3 3）GND GND 表示接地端，表示接地端，NC NC 为空脚，为空脚， （或（或CRCR）表示总清零）表示总清零（即置零）端。（即置零）端。 CR （4 4）TTL TTL 电路的电源一般为电路的电源一般为 +5 V+5 V，CMOS CMOS 电路的电源通常在电路的电源通常在 +3 +18 V +3 +18 V 之间，接电源负极。之间，接电源负极。江西省井冈山应用科技学校数字电路4.7.24.7.2应用举例应用举例1 1分频器分频器（1 1）电路）电路应用一片应用一片 CC4027 CC4027 双双 JK JK 触发器，可以组成触发器，可以组成 2 2 分频器，也可组成分频器，也可组成 4 4 分频器。分频器。图图4.7.24.7.22 2 分频器分频器4 4 分频器分频器江西省井冈山应用科技学校数字电路4.7.24.7.2应用举例应用举例1 1分频器分频