第2章原理图输入设计32_第1页
第2章原理图输入设计32_第2页
第2章原理图输入设计32_第3页
第2章原理图输入设计32_第4页
第2章原理图输入设计32_第5页
已阅读5页,还剩33页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、2-4译码器译码器NOTinstNOTinst1AND2inst2AND2inst3AND2inst4AND2inst5VCCAINPUTVCCBINPUTOUT1OUTPUTOUT2OUTPUTOUT3OUTPUTOUT4OUTPUT第第2章章 原理图输入设计原理图输入设计 【学习目标】【学习目标】 通过本章学习,了解通过本章学习,了解 Quartus软件;软件;掌握掌握Quartus软件的基本操作、软件的基本操作、EDA技术中技术中的简单原理图设计方法。的简单原理图设计方法。 2.1 Quartus 软件介绍软件介绍 Quartus是是Altera公司的综合性的公司的综合性的PLD开发软件

2、,开发软件,支持原理图、支持原理图、VHDL、Verilog-HDL以及以及AHDL(Altera Hardware Description Language)等多种设计输入形式,等多种设计输入形式,内嵌自有的综合内嵌自有的综合器以及仿真器,可以完成从设计输入到器以及仿真器,可以完成从设计输入到硬件配置的完整硬件配置的完整PLD设计流程。设计流程。 此 外 ,此 外 , Q u a r t u s 通 过 和通 过 和 D S P Builder工具与工具与MatlabSimulink相结相结合,可以直接实现各种合,可以直接实现各种DSP应用系统;应用系统;支持支持Altera的片上可编程系统

3、的片上可编程系统(SOPC)的开发,集系统级设计、嵌入式软件开的开发,集系统级设计、嵌入式软件开发和可编程逻辑设计于一体,是一种综发和可编程逻辑设计于一体,是一种综合性的开发平台。合性的开发平台。2.2 用原理图方法设计用原理图方法设计2-4译码器译码器2.2.1 2-4译码器电路输入与编辑译码器电路输入与编辑1建立工程建立工程(1)建立工程文件)建立工程文件 首先在硬盘上建立工作文件夹,首先在硬盘上建立工作文件夹,例如:例如:decoder2_4。单击。单击“File ”菜单下的菜单下的“New Project Wizard”命令。命令。decoder2_4 没有需要添加的文件和库,直接单击

4、没有需要添加的文件和库,直接单击 “Next”按钮即可。按钮即可。(2)选择需要加入的文件和库)选择需要加入的文件和库(3) 选择目标器件选择目标器件本例中本例中“Family”选项选择选项选择“cyclone ”系列器件,在系列器件,在“Available devices”选选项下选择项下选择“EP2C35F672C8”选项,单击选项,单击“Next”按钮目标器件选择完毕。按钮目标器件选择完毕。 (4)选择第三方)选择第三方EDA工具工具本例中并没用调用第三方工具,直接本例中并没用调用第三方工具,直接单击单击“Next”按钮即可。按钮即可。(5) 结束设置结束设置 2. 建立原理图文件建立原

5、理图文件 (1)建立原理图)建立原理图/图图表模块文件表模块文件“File”-“New” 命令,命令,在在“Device Design Files”对话框选择对话框选择 “Block Diagram/Schematic File”打开元件库打开元件库:在图形编辑窗口的:在图形编辑窗口的空白处双击鼠标左键空白处双击鼠标左键放元件放元件:“primitives”“logic”“and2”(或者在(或者在“Name”输输入编辑框中输入入编辑框中输入“and2”)后,单击)后,单击“OK”按钮。按钮。 放引脚:放引脚:(primitivespin)NOTinstNOTinst1AND2inst2AND

6、2inst3AND2inst4AND2inst5VCCAINPUTVCCBINPUTOUT1OUTPUTOUT2OUTPUTOUT3OUTPUTOUT4OUTPUT引脚命名引脚命名:双击:双击pin_name使其衬底变黑后,输入相应的端口名使其衬底变黑后,输入相应的端口名保存文件保存文件分析综合分析综合布局布线布局布线分配编译分配编译时序分析时序分析 2.2.2 2-4译码器的综合译码器的综合 命令:命令:Processing-Compiler Tool 2.2.3 2-4译码器的仿真译码器的仿真 1.建立矢量波形文件建立矢量波形文件单击单击“File”-“New”命令,选择命令,选择“Oth

7、er File”页页面,选择面,选择“Vector Waveform File”选项选项双击双击“Name”下方的空白处,下方的空白处,弹出弹出“Insert Node or Bus”对话框对话框单击对话框的单击对话框的“Node Finder”按钮按钮将将filter项设置为项设置为Pins:all单击单击“List”按钮按钮单击单击“”按钮按钮单击单击“OK”按钮按钮单击单击“OK”按钮按钮添加节点后的矢量波形编辑窗口添加节点后的矢量波形编辑窗口2.编辑输入信号波形编辑输入信号波形选中该行的波形选中该行的波形单击工具栏中单击工具栏中 编辑输入信号编辑输入信号3. 仿真仿真processin

8、g-simulator toolSimulation mode:可以选择进行可以选择进行functional 或或 timing 若选择若选择functional 需要先点击需要先点击 右侧右侧 Gnerate functional simulation netlist 功能仿真波形图功能仿真波形图时序仿真波形图时序仿真波形图 2.2.5 2-4译码器的编程下载译码器的编程下载 1.引脚分配引脚分配 Quartus的引脚分配是为了对所设计的工的引脚分配是为了对所设计的工程进行硬件测试,将输入程进行硬件测试,将输入/输出信号锁定在器件输出信号锁定在器件确定的引脚上,单击确定的引脚上,单击“Ass

9、ignments”菜单下菜单下的的“Pins”命令。命令。输入/输出引脚名双击输入端双击输入端“ pin_name”对应的对应的“Location”项后弹出引脚列表,项后弹出引脚列表,从中选择合适的引脚从中选择合适的引脚“副本副本MagicSOPC IO分配表分配表V1.1.xls”分配引脚完成后必须重新编译工程才能使本分配引脚完成后必须重新编译工程才能使本次引脚分配有效次引脚分配有效。 2.下载验证下载验证 下载命令:下载命令:tools-programmer 将本次设计所生成的文件通过与计算机连接的下载将本次设计所生成的文件通过与计算机连接的下载电缆下载到实验平台上来验证此次设计是否符合要求。电缆下载

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论