数电数电课件周箭数3-2

1、集成电子技术基础数字电子电路第二章集成逻辑门电路集成电子技术基础集成逻辑门电路前面介绍的各种基本逻辑功能电路，其内部具体的电子电路是如何组成的？电路的工作原理又如何?本章讨论实现各种基本逻辑功能的具体电子电路。它们的工作原理、使用时的注意事项等。集成电子技术基础集成逻辑门电路3.2.1 半导体器件的开关特性和开关电路¢ 半导体二极管的开关特性和开关电路集成电子技术基础集成逻辑门电路+-+二极管两端外加正反向（正反偏）电压，二极管导截电止，相当于开关断合开。集成电子技术基础集成逻辑门电路集成电子技术基础集成逻辑门电路ABL000010100111¢ 三极管的开关特性和开关电路

2、集成电子技术基础集成逻辑门电路集成电子技术基础集成逻辑门电路集成电子技术基础集成逻辑门电路在组成开关电路时，输入驱动三极管饱和导电，或者使三极管截止。此时三极管起到一个开关的作用。集成电子技术基础集成逻辑门电路¢ MOSFET（场效应管）的开关特性和开关电路VGSVT时,场效应管导电，DS间沟道电阻很小；VGSVT时,场效应管截止，DS间沟道电阻很大。集成电子技术基础集成逻辑门电路输入低电平0V，MOS管截止，漏源极间相当于开关断开，输出为+VDD。输入高电平+VDD，MOS管导电，漏源极间等效一只小电阻，输出近似为0V。集成电子技术基础集成逻辑门电路由于器件的电极间存在电容，还有下

3、一级的输入电容，所以，开关电路的实际输出波形将延迟输入信号的变化，产生了延迟时间。集成电子技术基础集成逻辑门电路3.2.2 集成门电路的性能要求无论简单或复杂的数字逻辑电路、数字电子系统，都由一系列的逻辑门电路组成。因此，对各类逻辑功能的门电路就提出了相关的技术指标要求，才能保证逻辑功能的实现和工作可靠性的要求。当两级或两级以上的门电路连接时，前一级门电路（驱动门）的输出，就是后一级门电路（负载门）的输入。集成电子技术基础集成逻辑门电路¢ 电压传输特性门电路的输出电压与输入电压之间的关系。以具有反相功能的“非”门为例：当输入高电，输出应该处于低电之亦然。vIvL集成电子技术基础集成逻

4、辑门电路vLvITTL门电路电压传输特性CMOS门电路电压传输特性集成电子技术基础集成逻辑门电路¢ 输入和输出逻辑电平¢ 开门电平 Von 和关门电平 VoffØ 关门电平Voff对应于输出高电平下限的输入电平（也称输入低电平最大值）Ø 输出高电平VOHØ 最小输出高电平VOH(min)Ø 开门电平Von对应于输出低电平上限的输入电平（也称输入高电平最小值）输出低电平VOL(max)Ø 输出低电平VOL输入电平 vI 小于关门电输入电平 vI 大于开门电，输出高电平；，输出低电平。集成电子技术基础集成逻辑门电路Ø

5、最大各类门电路输入电平和输出电平比较集成电子技术基础集成逻辑门电路种类电平VCMOS门电路（+5V电源）TTL门电路（+5V电源）（I2L门电路 EC+3V电源）L门电路（+5V电源）输出电平VOH5.03.40.73.4VOL00.30.30.3输入电平VIH2.01.40.71.4VIL1.50.80.30.8¢ 输入信号噪声容限大小工作正常时：vI 高电平，vL1低电平，vL 高电平。在门I和门II之间串入干扰信号（噪声）情况集成电子技术基础集成逻辑门电路低电平输入时输入信号噪声容限：VOL1 +VNL < Voff 2VNL £ Voff 2 -VOL1 =

6、VIL max -VOL max高电平输入时输入信号噪声容限：VOH 1 -VNH > Von2VNH £ VOH1 -Von2= VOH min -VIH min集成电子技术基础集成逻辑门电路¢ 灌电流和拉电流负载一个逻辑门电路应能驱动一定数量的负载门。负载门的个数称为一个驱动门的扇出能力。扇出能力是衡量一个驱动门电路带负载能力的重要指标。集成电子技术基础集成逻辑门电路灌电流负载连接拉电流负载连接集成电子技术基础集成逻辑门电路对灌电流电路，当负载门数增加时，IOL增大，VOL上升，当升至VOLmax时刻的IOLmax称灌入的最大电流。再增加负载门数时，将会破坏逻辑关

7、系。IOLmax也称灌电流负载的最大能力。此时，驱动门能带的负载门数（扇出系数）为= IOL maxnLIIL集成电子技术基础集成逻辑门电路对拉电流电路，当负载门数增加时，IOH 增大，VOH 下降，当降至VOHmin 时刻的IOHmax称拉出的最大电流。再增加负载门数时，将会破坏逻辑关系。IOHmax也称拉电流负载的最大能力。此时，驱动门能带的负载门数（扇出系数）为= IOH maxnHIIH集成电子技术基础集成逻辑门电路TTL门电路的负载特性。集成电子技术基础集成逻辑门电路¢ 传输延迟时间 tpd，+ tPLH= tPHLtpd2集成电子技术基础集成逻辑门电路TTL门电路在输入脉

8、冲信号的作用下，其输出不能马上响应输入变化需要一段时间的延迟，延迟时间越长，说明门的开关速度越低 。3.2.3 TTL系列集成门电路Transistor Transistor Logic¢ TTL门电路的电平标准v 电源电压：+5Vv 低电平范围（逻辑“0”）：0 + 0.4Vv 高电平范围（逻辑“1”）：2.4 + 5V集成电子技术基础集成逻辑门电路¢ TTL集成与非门电路的结构和工作原理输入级：T1，R1，D1D3， 实现“与”功能。中间级：以T2为，包括R3和T6有源泄放电路（开关速度），为输出级提供两个极性相反的驱动信号。输出级：T3、T4组成的复合管和T5组成推拉

9、输出级，以提高电路的带负载能力。集成电子技术基础集成逻辑门电路输入低电平vIL0.3V。T1处于深饱和状态，T2截止，VL = VCC - iB2R2 -VBE3-VBE4» 3.6VT 、T 截止，65T3、T4导电，输出高电平。集成电子技术基础集成逻辑门电路输入高电平vIH3.6V。T1倒置，T2、T6、T5饱和导电， T3导电，T4截止，输出低电平。V» 0.3VL集成电子技术基础集成逻辑门电路实现的是“与非”逻辑功能。集成电子技术基础集成逻辑门电路¢ TTL与非门集成电子技术基础集成逻辑门电路¢ TTL或非门集成电子技术基础集成逻辑门电路

10、2; TTL集电极开路与非门（OC门）特点：电路中的外接负载上的电源VCC1可以比VCC高；当T3管截止时，电路的输出高电平将达VCC1值。集成电子技术基础集成逻辑门电路v 集电极开路“与非”门的典型应用Ø 驱动需高电压的负载 。Ø 实现两种逻辑电平转换 。Ø 实现“线与”逻辑关系 。典型TTL与非门不能将几个门输出直接连接集成电子技术基础集成逻辑门电路¢ TTL三态输出门电路三态输出是指：输出低电平、输出高电平和输出高阻态L = AEN = 0EN = 1Ø 反相器输出高电平，D1，D2截止；Ø 反相器输出低电平，D1导通，c2 约

11、为1.0V； T3导通，T4截止。若A 为低，T2、T5 截止；若A为高，T2导通，T5截止。Ø 输出高阻。集成电子技术基础集成逻辑门电路v 三态门的真值表v 三态门典型应用Ø 共享总线、数据分时传送Ø 信号双向传输集成电子技术基础集成逻辑门电路EN数据A输出L00101010高阻113.2.4 CMOS集成门电路¢ CMOS门电路的电平标准v 电源电压VDD：+1.8V +18Vv 低电平范围（逻辑“0”）：0 +1/3VDDv 高电平范围（逻辑“1”）：2/3VDD VDDv CMOS门由PMOS管和NMOS管的互补型逻辑门电路。v 许多指标比TTL

12、门优越，是目前数字电路中的主品。集成电子技术基础集成逻辑门电路¢ CMOS反相器（非门）Ø 无论输入I为高电平或是低电平，互补的两为一导电、另一截止，使CMOS门电路在稳态时的功耗极微，并实现了输入和输出之间的反相关系 。> VTN + | VTP |VDD当=VDD高电：vGSN=VDD>VN管导电；vGSP=0<VTP，TP管截止；输出低电平（逻辑“0”）。当=0低电：vGSN=0<VN管截止；vGSP=VDD>|VTP|，TP管导电； 输出高电平（逻辑“1”）。集成电子技术基础集成逻辑门电路¢ CMOS与非门、或非门CMOS 与

13、非门特点：TN1、TN2 串联，TP1、TP2并联集成电子技术基础集成逻辑门电路输入管子导电情况输出ABTN1TN2TP1TP2L00offoffonon101offononoff110onoffoffon111ononoffoff0CMOS 或非门特点：TN1、TN2 并联，TP1、TP2串联集成电子技术基础集成逻辑门电路¢ CMOS传输门在接通状态下，具有很低的电阻； 在断开状态下，电阻很高。广泛用于多路信号传输中的多路开关。电路特点是NMOS和PMOS管并联而成。C和 C 为互补端；令C 和C 分别为VDD和0V，输入电压从0VDD变化。集成电子技术基础集成逻辑门电路注意与三态

14、门的区别当C = 0、C = VDDTN和TP都截止，输入/输出间为断开（高阻）状态。输出电压为0；C = VDD ,C = 0当0 < vI < VDD-VTN 时，TN导电；| VTP |< vI< VDD时，TP导电；而在 | VTP |< vI< VDD -VTN时两管同时导电。输入/输出间表现为导通（低阻）状态，输入信号传递到输出。RLv=v» vR为传输门接通电阻oIIR+ RTGLTG集成电子技术基础集成逻辑门电路v CMOS传输门的应用ü 模拟信号连续传输（模拟开关）ü 信号双向传输ü TG门组成双刀双

15、掷开关集成电子技术基础集成逻辑门电路3.2.5 其它集成逻辑门电路集成电子技术基础集成逻辑门电路¢ 集成注入逻辑（I2L）门电路电路简单、集成度很高，逻辑摆幅小（高低电平差）。电路实际上是个反相器，T1基极电流由恒流管T1注入，T2实现反相输出。当A=0.7V高电平，T1饱和导通，T2集电极电流流向T1，T2截止，输出为高电平。当A=0.3V低电平， T1截止，T2集电极电流流向T2 ，T2饱和导通，输出为低电平。集成电子技术基础集成逻辑门电路当T1管做成多集电极管时，电路的输出就是：一个单输入多反相输出的反相器电路，方便实现各种复杂逻辑关系。多集电极I2L电路复杂逻辑关系I2L电路

16、集成电子技术基础集成逻辑门电路¢ 发射极耦合逻辑（ECL）门电路由于电路中的晶体管不工作在饱和区，只工作在放大和截止区，所以是各类门电路中速度最快的一种。但功耗大，逻辑电平低。ECL电路又称CSL(电流开关型逻辑),电路结构如同模拟电路中的差分电路。它有两个互补的逻辑关系输出： L1= A + B + CL2 = A + B + C集成电子技术基础集成逻辑门电路假设输入电平：低电平为1.6V（逻辑“0”），高电平为-0.8V（逻辑“1”）。集成电子技术基础集成逻辑门电路输 入管子导电情况输出ABCT1T2T3T4L1L2000onoffoffoff10001offonoffoff01

17、010offoffonoff01011offononoff01100offoffoffon01101offonoffon01110offoffonon01111offononon013.2.6 使用门电路的注意事项和门电路参数比较¢ 多余输入端的处理Ø TTL门，悬空相当于高电平， 但会引入干扰信号。Ø CMOS门，悬空相当 0V 电位，但由于CMOS输入阻抗高，悬空会引起电荷积累，损坏CMOS管，故CMOS管严禁悬空。Ø 多余输入端与其中一个有用端并联使用。Ø “与非”门电路，应把多余输入端接正电源+V。Ø “或非”门电路，应把多余

18、输入端接地。Ø 根据需要，接不同的电阻。集成电子技术基础集成逻辑门电路集成电子技术基础集成逻辑门电路¢ 电源的去耦滤波Ø 多片集成电路往往的一组稳压电源供电。电路中半导体器件的交替开关工作，将会产生脉冲尖峰电流；该电流在电源内阻上产生压降，使之各逻辑电平产生变化；影响其正常的逻辑关系，或出现逻辑错误。Ø 常用方法：每一集成电路的电源引脚端到地直接连接一只0.010.1f的电容器。集成电子技术基础集成逻辑门电路¢ 接口电路v 驱动门与负载门的连接条件Ø 高低电平匹配。V OH(min)³ VIH(min)V OL(max)&#

19、163; VIL(max)Ø 负载能力匹配。I OH(max)³ NOH *I IH(max)I OL(max)³ NOL*I IL(max)Ø相源电压下：CMOS门的电平特性优于TTL门；CMOS门的负载特性劣于TTL门。集成电子技术基础集成逻辑门电路各类集成门电路的比较对各类门的以下技术指标应有所了解：电路结构，输出高低电平，平均传输延迟时间，电源电压，能力，功耗等。集成电子技术基础集成逻辑门电路3.2.7 可编程逻辑器件PLDProgrammableLogic Device指逻辑关系不用固定的硬件（硬连接）来实现，而是利用某种电路，通过编程技术来实现各种逻辑关系，进而进行各种逻辑设计，达到硬件电路“软化”