计算机组成与结构第4章1

1、王爱英，计算机组成与结构王爱英，计算机组成与结构第第4 4版版计算机组成原理计算机组成原理任课教师：郝尚富任课教师：郝尚富河北北方学院信息科学与工程学院河北北方学院信息科学与工程学院Email: Tel:算机组成原理术第4版清华大学出版社第4章 主存储器4.1 4.1 主存储器概述主存储器概述4.2 4.2 读读/ /写存储器写存储器4.3 4.3 非易失性存储器非易失性存储器4.4 DRAM4.4 DRAM的研制与发展的研制与发展4.5 4.5 半导体存储器的组成与控制半导体存储器的组成与控制4.6 4.6 多体交叉存储器多体交叉存储器计算机组成原理术第4版清华大学

2、出版社本章重难点本章重难点1 1、主存的地位，操作（与、主存的地位，操作（与CPUCPU的连接）的连接）2 2、（、（RAMRAM、ROMROM）存储单元的工作原理）存储单元的工作原理3 3、存储芯片的内部组成、外部特征、存储芯片的内部组成、外部特征4 4、半导体存储器的组成半导体存储器的组成计算机组成原理术第4版清华大学出版社4.1 4.1 主存储器概述主存储器概述一、主存储器处于全机中心地位一、主存储器处于全机中心地位 在现代计算机中，主存储器处于全机在现代计算机中，主存储器处于全机中心地位，其原因是：中心地位，其原因是： (1)(1)当前计算机正在执行的程序和数当前计算机正在执行的程序和

3、数据据( (除了暂存于除了暂存于CPUCPU寄存器以外的所有寄存器以外的所有原始数据、中间结果和最后结果原始数据、中间结果和最后结果) )均存均存放在存储器中。放在存储器中。CPUCPU直接从存储器取指直接从存储器取指令或存取数据令或存取数据。 计算机组成原理术第4版清华大学出版社 (2)(2)计算机系统中输入输出设备数量增多，数计算机系统中输入输出设备数量增多，数据传送速度加快，据传送速度加快，因此采用了直接存储器存取因此采用了直接存储器存取(DMA)(DMA)技术和输人输出通道技术，在存储器与输技术和输人输出通道技术，在存储器与输入输出系统之间直接传送数据。入输出系统之间直接传送数据。 (

4、3)(3)共享存储器的多处理机的出现，共享存储器的多处理机的出现，利用存储利用存储器存放共享数据，并实现处理机之间的通信器存放共享数据，并实现处理机之间的通信，更，更加强了存储器作为全机中心的作用。加强了存储器作为全机中心的作用。 计算机组成原理术第4版清华大学出版社 现在大部分计算机中还设置有辅助存储器现在大部分计算机中还设置有辅助存储器( (简称辅存简称辅存) )或外存储器或外存储器( (简称外存简称外存) )，通常用来通常用来存放主存的副本和当前不在运行的程序和数据。存放主存的副本和当前不在运行的程序和数据。在程序执行过程中，每条指令所需的数据及取在程序执行过程中，每条指令所需的数据及取

5、下一条指令的操作都下一条指令的操作都不能直接访问辅助存储器不能直接访问辅助存储器。 由于中央处理器是高速器件，而主存的读由于中央处理器是高速器件，而主存的读写速度则慢得多，不少指令的执行速度与主存写速度则慢得多，不少指令的执行速度与主存储器技术的发展密切相关储器技术的发展密切相关。计算机组成原理术第4版清华大学出版社二、二、 主存储器分类主存储器分类存储器的器件和介质的要求存储器的器件和介质的要求: :(1)(1)有两个稳定的物理状态有两个稳定的物理状态. .(2)(2)满足一些技术上的要求。满足一些技术上的要求。 便于与电信号转换，便于读写、速度高、容量便于与电信号转换，便于读写、速度高、容

6、量大和可靠性高等。大和可靠性高等。(3) (3) 价格。价格。 目前的计算机都使用半导体存储器。目前的计算机都使用半导体存储器。计算机组成原理术第4版清华大学出版社分类：分类：掩模掩模ROM可编程可编程ROM（PROM）可擦除可编程可擦除可编程ROM（EPROM）随机存储器随机存储器RAM静态存储器静态存储器SRAM动态存储器动态存储器DRAM按按功功能能(Read- Only Memory)(Random Access Memory)(Programmable ROM)(Erasable PROM)UVEPROMEEPROM只读存储器只读存储器ROMFlash Memory(Ultra-Vi

7、olet)(Electrically)电可擦除电可擦除紫外线擦除紫外线擦除(Static RAM)快闪存储器快闪存储器(Dynamic RAM)只能读出不能只能读出不能写入写入,断电不失断电不失还可以按制造工艺还可以按制造工艺分为双极型和分为双极型和MOS型两种。型两种。 主要指标：存储容量、存取速度。主要指标：存储容量、存取速度。 存储容量存储容量:用字数用字数位数表示，也可只用位数表示。如，某位数表示，也可只用位数表示。如，某动态存储器的容量为动态存储器的容量为109位位/片。片。主存储器的类型：主存储器的类型：计算机组成原理术第4版清华大学出版社 （1 1）随机存取存储器）随机存取存储器

8、RAMRAM 信息可以随时写入或读出信息可以随时写入或读出 关闭电源后所存信息将全部丢失关闭电源后所存信息将全部丢失 静态静态RAMRAM采用双稳电路存储信息，而动态采用双稳电路存储信息，而动态RAMRAM是以电容上的是以电容上的电荷存储信息。电荷存储信息。 静态静态RAMRAM速度更快，而动态速度更快，而动态RAMRAM的集成度更高、功耗和价格的集成度更高、功耗和价格更低，动态更低，动态RAMRAM必须定时刷新。必须定时刷新。（2 2）只读存储器）只读存储器ROMROM ROMROM是一种在工作过程中只能读不能写的非易失性存储器是一种在工作过程中只能读不能写的非易失性存储器 掉电后所存信息不

9、会丢失掉电后所存信息不会丢失上述各种存储器，除了上述各种存储器，除了RAM以外，即使停电，仍能保持其内以外，即使停电，仍能保持其内容，称之为容，称之为“非易失性存储器非易失性存储器”，而，而RAM为为“易失性存储易失性存储器器”。计算机组成原理术第4版清华大学出版社 存储容量：存储容量： 存储器所能记忆信息的多少即存储器所包含记忆单元的总位数称存储器所能记忆信息的多少即存储器所包含记忆单元的总位数称为存储容量。为存储容量。存储芯片内的存储单元个数与该芯片的地址引脚有关存储芯片内的存储单元个数与该芯片的地址引脚有关。 存取速度存取速度 从从CPUCPU给出有效的存储地址到存储器给出有效数据所需的

10、时间，一给出有效的存储地址到存储器给出有效数据所需的时间，一般以般以nsns为单位为单位。存储器芯片的手册中一般要给出典型的存取时间或最。存储器芯片的手册中一般要给出典型的存取时间或最大时间。在芯片外壳上标注的型号往往也给出了时间参数，大时间。在芯片外壳上标注的型号往往也给出了时间参数，例如例如2732A-202732A-20，表示该芯片的存取时间为，表示该芯片的存取时间为20ns20ns。现在内存芯片的存取时间现在内存芯片的存取时间为为5 5、6 6、7 7、8 8或或10ns10ns 功耗功耗 功耗反映了存储器耗电的多少，同时也相应地反映了发热程度功耗反映了存储器耗电的多少，同时也相应地反

11、映了发热程度（温度会限制集成度的提高）。（温度会限制集成度的提高）。功耗指每个存储单元所耗的功率，单功耗指每个存储单元所耗的功率，单位为位为WW/ /单元，也有用每块芯片总功率来表示功耗的，单位为单元，也有用每块芯片总功率来表示功耗的，单位为mWmW/ /芯芯片。片。三、三、主存储器的主要技术指标主存储器的主要技术指标计算机组成原理术第4版清华大学出版社可靠性可靠性 以平均无故障时间（以平均无故障时间（MTBFMTBF：Mean Time Between Failure ）来衡量。平均无故障时间可以理解为两次故障之间的平均时间间隔来衡量。平均无故障时间可以理解为两次故障之间的平均时间间隔 。性

12、能性能/ /价格比价格比 衡量存储器的经济性能，它是存储容量、存取速度、可靠性、价衡量存储器的经济性能，它是存储容量、存取速度、可靠性、价格等的一个综合指标格等的一个综合指标 三、三、主存储器的主要技术指标主存储器的主要技术指标计算机组成原理术第4版清华大学出版社四、四、主存储器的基本操作主存储器的基本操作主存储器用来暂时主存储器用来暂时存储存储CPUCPU正在使用的指令正在使用的指令和数据，它和和数据，它和CPUCPU的关系的关系最为密切。最为密切。主存储器和CPU的连接是由总线支持的，连接形式如图41所示。CPUCPU与主存之间采取异步工作方式，以与主存之间采取异步工作方式，以readyr

13、eady信号信号表示一次访存操作的结束。表示一次访存操作的结束。计算机组成原理术第4版清华大学出版社五、半导体存储芯片的组成五、半导体存储芯片的组成1 1存储体存储体 存储芯片的主体，它由若干个存储单元组成。存储芯片的主体，它由若干个存储单元组成。 一个存储单元为一个字节，一个存储单元为一个字节， 存放存放8 8位二进制信息位二进制信息 。 每个存储单元有一个地址（称为存储单元地址）每个存储单元有一个地址（称为存储单元地址） 存储体总是按照二维矩阵的形式来排列存储元电路。存储体总是按照二维矩阵的形式来排列存储元电路。 体内基本存储元的排列结构通常有两种。体内基本存储元的排列结构通常有两种。 一

14、种是一种是“多字一位多字一位”结构结构（简称位结构）（简称位结构），其容量表示成，其容量表示成N N字字1 1位。例如，位。例如，1K1K1 1位，位，4K4K1 1位。位。另一种排列是另一种排列是“多字多位多字多位”结构（简称字结构）结构（简称字结构），其容量表示为：，其容量表示为：N N字字4 4位位/ /字或字或N N字字8 8位位/ /字。如静态字。如静态RAMRAM的的61166116为为2K2K8 8，62646264为为8K8K8 8等。等。2 2地址译码器地址译码器 接收来自接收来自CPUCPU的的N N位地址，经译码后产生位地址，经译码后产生2n2n个地址选择信号个地址选择信

15、号3 3控制逻辑电路控制逻辑电路 接收片选信号及来自接收片选信号及来自CPUCPU的读的读/ /写控制信号，形成芯片内部控制信号写控制信号，形成芯片内部控制信号4 4数据缓冲器数据缓冲器 用于暂时存放来自用于暂时存放来自CPUCPU的写入数据或从存储体内读出的数据。的写入数据或从存储体内读出的数据。计算机组成原理术第4版清华大学出版社 R/W R/W CS CSm m1 10 0 2 2n n1 11 10 0 n n位位地址地址地地址址译译码码器器存存 储储矩矩 阵阵 控控 制制逻逻 辑辑数数据据缓缓冲冲器器m m位数据位数据计算机组成原理术第4版清华大学出版社4.2 读读/写存储器写存储器

16、 (RAM)(RAM)容量大容量大 依靠依靠电容存储电荷电容存储电荷的原理存储信息。的原理存储信息。功耗较大功耗较大, ,速度快速度快, ,作作CacheCache。（双极型、静态（双极型、静态MOSMOS型）：型）：TTLTTL型型工艺工艺双极型双极型MOSMOS型型ECLECL型型速度很快速度很快、 功耗大功耗大、容量小容量小电路结构电路结构PMOSPMOSNMOSNMOSCMOSCMOS功耗小功耗小、工作方式工作方式静态静态MOSMOS动态动态MOSMOS存储信存储信息原理息原理静态存储器静态存储器SRAMSRAM动态存储器动态存储器DRAMDRAM 依靠依靠双稳态电路双稳态电路内部交叉

17、反馈的机制存内部交叉反馈的机制存储信息。储信息。（动态（动态MOSMOS型）：型）：功耗较小功耗较小, ,容量大容量大, ,速度较快速度较快, ,作主存作主存。（静态（静态MOSMOS除外）除外）计算机组成原理术第4版清华大学出版社一、一、 静态静态MOSMOS存储单元与存储芯片存储单元与存储芯片1.1.六管单元六管单元（1 1）组成）组成T1T1、T3T3：MOSMOS反相器反相器触发器触发器T2T2、T4T4：MOSMOS反相器反相器T5T5、T6T6：控制门管：控制门管Z Z：字线，：字线，选择存储单元选择存储单元位线，位线，完成读完成读/ /写操作写操作W W、 W W：（2 2）定义

18、）定义“1”“1”：T1T1导通，导通，T2T2截止；截止；A A点电位为点电位为0 0，B B点电位为点电位为1。“0”“0”：T1T1截止，截止，T2T2导通。导通。A点电位为点电位为1，B点电位为点电位为0。VccVccW WW WT3T3T1T1T4T4T2T2T5T5T6T6Z ZAB计算机组成原理术第4版清华大学出版社（3 3）工作）工作T5T5、T6T6Z Z：加高电平，加高电平，高、低电平，写高、低电平，写0/10/1。（4 4）保持）保持只要电源正常，保证向导通管提供电流，便能维持一管导通，只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，另一管截止

19、的状态不变，称称静态静态。导通，选中该单元。导通，选中该单元。写入：写入：在在W W、W W上上分别加分别加读出：读出：根据根据W W、W W上有无上有无电流，读电流，读1/01/0。Z Z：加低电平，加低电平， T5T5、T6T6截止，该单元未选中，保持原状态。截止，该单元未选中，保持原状态。静态单元是非破坏性读出，读出后不需重写。静态单元是非破坏性读出，读出后不需重写。动画演示动画演示VccVccW WW WT3T3T1T1T4T4T2T2T5T5T6T6Z ZAB计算机组成原理术第4版清华大学出版社（2 2）内部寻址逻辑）内部寻址逻辑地址端：地址端：21142114（1K1K4 4）1

20、19 910101818A6 A5 A4 A3 A0 A1 A2 CS GNDA6 A5 A4 A3 A0 A1 A2 CS GNDVccVcc A7 A8 A9 D0 D1 D2 D3 WE A7 A8 A9 D0 D1 D2 D3 WEA9A9 A0A0（入）（入）数据端：数据端：D3D3 D0D0（入入/ /出）出）控制端：控制端：片选片选CSCS= 0 = 0 选中芯片选中芯片= 1 = 1 未选中芯片未选中芯片写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地寻址空间寻址空间1K1K，存储矩阵分为，存储矩阵分为4 4个位平面，每面个位平面，每面1K1K1 1

21、位。位。2.2.存储芯片存储芯片例例.SRAM.SRAM芯片芯片21142114（1 1K K4 4位）位）（1 1）外特性）外特性计算机组成原理术第4版清华大学出版社X0X0每面矩阵排成每面矩阵排成6464行行1616列。列。 行译码行译码6 6位行地址位行地址X63X63 列译码列译码Y0Y0Y15Y15XiXi 读读/ /写线路写线路YiYiW WW WW WW W两级两级译码译码一级：一级： 地址译码，地址译码，选择字线、位线。选择字线、位线。二级：二级： 一根字线和一根字线和一组位线交叉，一组位线交叉，选择一位单元。选择一位单元。4 4位列地址位列地址6464161664641616

22、64641616646416161K1K1K1K1K1K1K1K计算机组成原理术第4版清华大学出版社图图4.34.3是用图是用图4.24.2所示单元组成的所示单元组成的16X116X1位静态存储器的结构图。位静态存储器的结构图。计算机组成原理术第4版清华大学出版社(3)(3)开关特性开关特性 静态存储器的片选、写允许、地址和写入数据在时静态存储器的片选、写允许、地址和写入数据在时间配合上有一定要求。描述这些配合要求的参数以及输间配合上有一定要求。描述这些配合要求的参数以及输出传输延迟有很多种。了解这些参数对于正确使用存储出传输延迟有很多种。了解这些参数对于正确使用存储器是很重要的。下面介绍这些

23、参数。器是很重要的。下面介绍这些参数。读周期的参数读周期的参数根据地址和片选信号建立时间的先后不同，有两种读数根据地址和片选信号建立时间的先后不同，有两种读数时间。若片选信号先建立，其输入输出波形如图时间。若片选信号先建立，其输入输出波形如图4 45(a)5(a)所示；若地址先建立，其输入输出波形如图所示；若地址先建立，其输入输出波形如图4 45(b)5(b)所所示。和它相对应的参数有：示。和它相对应的参数有：计算机组成原理术第4版清华大学出版社地址读数时间地址读数时间t taAdraAdr片选读时间片选读时间t taCSaCS片禁止到输出的传输延迟片禁止到输出的传输延迟t tPLHCS Do

24、utPLHCS Dout地址对片选的建立时间地址对片选的建立时间tSUAdrCStSUAdrCS计算机组成原理术第4版清华大学出版社写周期的参数写周期的参数地址对写允许地址对写允许WEWE的建立时间的建立时间t tSUAdrSUAdr，地址对写允许地址对写允许WEWE的保持时间的保持时间t thAdrhAdr，片选对写控制的建立时间片选对写控制的建立时间t tsuCSsuCS和保持时间和保持时间t thCShCS输入数据对写允许的建立时间输入数据对写允许的建立时间t tsuDINsuDIN数据对写允许的保持时间数据对写允许的保持时间t thDINhDIN最小写允许宽度最小写允许宽度t tWWE

25、WWE计算机组成原理术第4版清华大学出版社2 2动态存储器动态存储器(DRAM)(DRAM) (1)(1)存储单元和存储器原理存储单元和存储器原理组成组成: :T1,T2,T3,CT1,T2,T3,C定义定义: :1:C1:C有电荷；有电荷；0:C0:C上无电荷上无电荷读出读出: :读出数据线预充电至高电位，然后读出选择线来高电读出数据线预充电至高电位，然后读出选择线来高电位，位，T3T3导通；导通；C C上有电荷则上有电荷则T2T2导通，数据线电位有变化，导通，数据线电位有变化， C C上无电荷则上无电荷则T2T2截止，数据线电位无变化。用读出数据线的有截止，数据线电位无变化。用读出数据线的

26、有/ /无变低来表示无变低来表示1/0.1/0.三管存储元三管存储元写入写入: :当写选择线为当写选择线为1 1，打开，打开T1 T1 管，欲写入的信息经写数管，欲写入的信息经写数据线送入，通过据线送入，通过T1 T1 管存到管存到T2 T2 管的栅极电容管的栅极电容C C 上。如写数上。如写数据线为据线为1 1，则对，则对C C 进行充电；如写数据线为进行充电；如写数据线为0 0，则，则C C 放电。放电。计算机组成原理术第4版清华大学出版社单管存储元单管存储元组成组成: :CsCs：记忆单元：记忆单元 T T：控制门管：控制门管Z Z：字线：字线 W W：位线：位线定义：定义：“0”“0”

27、：CsCs无电荷，电平无电荷，电平V0V0（低）（低）“1”“1”：CsCs有电荷，电平有电荷，电平V1V1（高）（高）写入：写入：字线加高电平，字线加高电平，T T导通，若数据线为低电平（写导通，若数据线为低电平（写1 1）且）且电容电容CSCS中未存储电荷，则电源中未存储电荷，则电源VDDVDD将向电容充电，使将向电容充电，使CSCS中存储中存储上一定数量的电荷，表示上一定数量的电荷，表示1 1信号已写入存储单元，若数据线为信号已写入存储单元，若数据线为高电平（写高电平（写0 0）且电容）且电容CSCS中已存储有电荷，则将会使电容中已存储有电荷，则将会使电容CSCS完完成放电，使成放电，使

28、CSCS中无存储电荷，表示中无存储电荷，表示0 0信号已写入存储单元；如信号已写入存储单元；如写入的数据与写入的数据与CSCS中原存储信息相同，则中原存储信息相同，则CSCS中原存储有无电荷的中原存储有无电荷的情形不会发生变化。情形不会发生变化。工作原理：工作原理：ZW计算机组成原理术第4版清华大学出版社若在数据线的一端接上一个高灵敏度的放大器，就可以检测若在数据线的一端接上一个高灵敏度的放大器，就可以检测出数据线上的这种不同的变化情况，从而区分出读出来的数出数据线上的这种不同的变化情况，从而区分出读出来的数据是据是1 1还是还是0 0。读出：读出：若电容若电容CSCS中原存储有电荷（存储中原

29、存储有电荷（存储1 1信号），信号），电容电容CSCS就要放电，则会使数据线的电位由高变低；若就要放电，则会使数据线的电位由高变低；若CSCS中未存中未存储有电荷（存储储有电荷（存储0 0信号），数据线的电位不会变化。信号），数据线的电位不会变化。 数据线先预充电数据线先预充电. Z. Z加高电平，加高电平，T T导通，导通，工作原理：工作原理：ZW计算机组成原理术第4版清华大学出版社注意两件事：注意两件事： 一是读操作过程会使电容一是读操作过程会使电容CSCS中原存储的电荷（存储中原存储的电荷（存储1 1信号）丢信号）丢失，这就是失，这就是破坏性读出破坏性读出的含意。为了保持原记忆内容，必须

30、在的含意。为了保持原记忆内容，必须在读操作之后立刻跟随一次写回操作，这被称为预充电延迟。在读操作之后立刻跟随一次写回操作，这被称为预充电延迟。在预充电延迟完成之前，是不能开始下一次的读操作的，动态存预充电延迟完成之前，是不能开始下一次的读操作的，动态存储器的读写周期显然比它的数据读出时间长得多。储器的读写周期显然比它的数据读出时间长得多。 二是提供二是提供数据线信号与字线信号的时间是有先后关系数据线信号与字线信号的时间是有先后关系的，为的，为此，向动态存储器的存储单元提供地址，此，向动态存储器的存储单元提供地址，是按先送行地址和是按先送行地址和再送列地址的次序分别完成的；再送列地址的次序分别完

31、成的；还有另外一个一定还有另外一个一定要分别处要分别处理行列地址的原因，就是对动态存储器必须定期刷新理行列地址的原因，就是对动态存储器必须定期刷新，例如，例如，每每2mS2mS应对所有存储单元至少进行一次刷新操作，来补偿电容应对所有存储单元至少进行一次刷新操作，来补偿电容CSCS漏电现象造成的电荷损失，确保所存储的信息不会丢失，漏电现象造成的电荷损失，确保所存储的信息不会丢失，这种刷新操作是以行为单位执行的，此时只需提供行地址即这种刷新操作是以行为单位执行的，此时只需提供行地址即可，与列地址无关。可，与列地址无关。 计算机组成原理术第4版清华大学出版社地址端：地址端：21642164（64K6

32、4K1 1）1 18 89 91616GND CAS Do A6 A3 A4 A5 A7GND CAS Do A6 A3 A4 A5 A7A7A0A7A0（入）（入）数据端：数据端：DiDi（入）（入）控制端：控制端：片选片选写使能写使能WEWE= 0 = 0 写写= 1 = 1 读读电源、地电源、地空闲空闲/ /刷新刷新 Di WE RAS A0 A2 A1 VccDi WE RAS A0 A2 A1 Vcc分时复用，提供分时复用，提供1616位地址。位地址。DoDo（出）（出）行地址选通行地址选通RASRAS列地址选通列地址选通CASCAS：=0=0时时A7A0A7A0为行地址为行地址高高

33、8 8位地址位地址：=0=0时时A7A0A7A0为列地址为列地址低低8 8位地址位地址1 1脚未用，或在新型号中用于片内自动刷新。脚未用，或在新型号中用于片内自动刷新。存储芯片举例存储芯片举例: :计算机组成原理术第4版清华大学出版社单管单元的优点单管单元的优点: :线路简单，单元占用面积小，线路简单，单元占用面积小，速度快。速度快。单管单元的缺点：单管单元的缺点：读出是破坏性的，故读出后读出是破坏性的，故读出后要立即对单元进行要立即对单元进行“重写重写”，以恢复原信息；，以恢复原信息；单元读出信号很小，要求有高灵敏度的读出放单元读出信号很小，要求有高灵敏度的读出放大器。大器。计算机组成原理术

34、第4版清华大学出版社以以16KXl动态存储器为例介绍动态存储器的原理。动态存储器为例介绍动态存储器的原理。计算机组成原理术第4版清华大学出版社再生（刷新）再生（刷新）DRAMDRAM是通过把电荷充积到是通过把电荷充积到MOSMOS管的栅极电容或专管的栅极电容或专门的门的MOSMOS电容中去来实现信息存储的。但是由于电容电容中去来实现信息存储的。但是由于电容漏电的存在，随着时间的增加，其电荷会逐渐漏掉，漏电的存在，随着时间的增加，其电荷会逐渐漏掉，从而使存储的信息丢失。为了保证存储信息不遭破从而使存储的信息丢失。为了保证存储信息不遭破坏，必须在电荷漏掉以前就进行充电，以恢复原来坏，必须在电荷漏掉

35、以前就进行充电，以恢复原来的电荷。的电荷。把这一充电过程称为把这一充电过程称为再生再生，或称为，或称为刷刷新新。对于对于DRAMDRAM，再生一般应在小于或等于，再生一般应在小于或等于2ms2ms的时间的时间内进行一次。内进行一次。SRAMSRAM则不同，由于则不同，由于SRAMSRAM是以双稳态电是以双稳态电路为存储单元的，因此它不需要再生。路为存储单元的，因此它不需要再生。计算机组成原理术第4版清华大学出版社 DRAMDRAM采用采用“读出读出”方式进行再生。方式进行再生。前面已经讲过，对单管单元的读出是一种破坏性读出对单管单元的读出是一种破坏性读出( (若单若单元中原来充有电荷，读出时，

36、元中原来充有电荷，读出时，CsCs放电放电) )，而接在单元，而接在单元数据线上的读放是一个再生放大器，在读出的同时，数据线上的读放是一个再生放大器，在读出的同时，读放又使该单元的存储信息自动地得以恢复。读放又使该单元的存储信息自动地得以恢复。由于由于DRAMDRAM每列都有自己的读放，因此，只要依次每列都有自己的读放，因此，只要依次改变行地址，轮流对存储矩阵的每一行所有改变行地址，轮流对存储矩阵的每一行所有单元同时进行读出，当把所有行全部读出一单元同时进行读出，当把所有行全部读出一遍，就完成了对存储器的再生遍，就完成了对存储器的再生( (这种再生称行这种再生称行地址再生地址再生) )。计算机

37、组成原理术第4版清华大学出版社时序图：时序图：DRAMDRAM有以下几种工作方式：有以下几种工作方式：读工作方式，读工作方式，写工作方式，读写工作方式，读改写工作方式，页面工作改写工作方式，页面工作方式和再生工作方式。方式和再生工作方式。下面介绍这几种工作方式的时序图，在下面介绍这几种工作方式的时序图，在介绍时序图前，介绍时序图前，先介绍行地址先介绍行地址RASRAS，列地址，列地址CASCAS与地址与地址AdrAdr的相互关系的相互关系( (图图4 410)10)。计算机组成原理术第4版清华大学出版社注意 (1)1)CASCAS的下沿必须滞后于的下沿必须滞后于RASRAS的下沿的下沿. .因

38、为靠下沿送入各自因为靠下沿送入各自的地址寄存器的地址寄存器(2) RAS(2) RAS，CASCAS的负电平及正电平宽度要求的负电平及正电平宽度要求. .以保证内部的正常工作以保证内部的正常工作(3)(3)行地址对行地址对RASRAS的下沿以及列地址对的下沿以及列地址对CASCAS的下沿均应有足够的地址的下沿均应有足够的地址建立时间建立时间t1,t2t1,t2和地址保持时间和地址保持时间t3t3，t4t4。计算机组成原理术第4版清华大学出版社读工作方式读工作方式(WE=1)(WE=1)行地址有效行地址有效行选择信号有效行选择信号有效列地址有效列地址有效列选择信号有效列选择信号有效数据输出数据输

39、出行选择信号、列选择信号及地址撤销；行选择信号、列选择信号及地址撤销； 计算机组成原理术第4版清华大学出版社写工作方式写工作方式(WE=0)(WE=0)行地址有效行地址有效行选择信号有效行选择信号有效列地址、数据有效列地址、数据有效列选择列选择信号有效信号有效写命令有效写命令有效数据输入数据输入行选择信号、列选择信行选择信号、列选择信号及地址撤销；号及地址撤销； 计算机组成原理术第4版清华大学出版社读读改写工作方式改写工作方式计算机组成原理术第4版清华大学出版社页面工作方式页面工作方式计算机组成原理术第4版清华大学出版社DRAMDRAM与与SRAMSRAM的比较的比较SRAMSRAMDRAMD

40、RAM存储信息存储信息触发器触发器电容电容破坏性读出破坏性读出非非是是需要刷新需要刷新非非需要需要行列地址行列地址同时送同时送分两次送分两次送运行速度运行速度快快慢慢集成度集成度低低高高发热量发热量大大小小存储成本存储成本高高低低计算机组成原理术第4版清华大学出版社4 43 3 非易失性半导体存储器非易失性半导体存储器易失性存储器易失性存储器(DRAM(DRAM和和SRAM):SRAM):当掉电时，所当掉电时，所存储的内容立即消失。存储的内容立即消失。非易失性半导体存储器非易失性半导体存储器: :即使停电，所存储即使停电，所存储的内容也不会丢失。的内容也不会丢失。 根据半导体制造工艺的不同，可

41、分为根据半导体制造工艺的不同，可分为ROMROM，PROMPROM，EPROMEPROM，E E2 2PROMPROM和和Flash MemoryFlash Memory。计算机组成原理术第4版清华大学出版社计算机组成原理术第4版清华大学出版社EPROM（可擦除可编程（可擦除可编程ROM）EEPROM（电擦除可编程（电擦除可编程ROM）计算机组成原理术第4版清华大学出版社 2764 EPROM 2764 EPROM芯片芯片存储容量存储容量64K64K位位存储结构存储结构8K8K8 81313个地址线个地址线A12A12A0A08 8个数据线个数据线O7O7O0O0控制信号控制信号片选片选CEC

42、E* *输出输出OEOE* *编程控制编程控制PGMPGM* *编程电源编程电源VppVpp计算机组成原理术第4版清华大学出版社通用编程器计算机组成原理术第4版清华大学出版社计算机组成原理术第4版清华大学出版社快擦除读写存储器快擦除读写存储器(Flash Memory)(Flash Memory)： Flash Memory Flash Memory是用单是用单管来存储一位信息，用管来存储一位信息，用电来擦除电来擦除, ,但是它只能擦除整个区或整个器件。在源极上加高压在源极上加高压VppVpp，控制栅接地，在电场作控制栅接地，在电场作用下，浮置栅上的电子用下，浮置栅上的电子越过氧化层进入源极区

43、越过氧化层进入源极区而全部消失，实现整体而全部消失，实现整体擦除或分区擦除。擦除或分区擦除。计算机组成原理术第4版清华大学出版社快擦除读写存储器于快擦除读写存储器于19831983年推出，年推出，19881988年商品化。它兼年商品化。它兼有有ROMROM和和RAMRAM俩者的性能，又有俩者的性能，又有ROMROM，DRAMDRAM一样的高密度。目一样的高密度。目前价格已略低于前价格已略低于DRAMDRAM，芯片容量已接近于，芯片容量已接近于DRAMDRAM，是唯一具有是唯一具有大存储量、非易失性、低价格、可在线改写和高速度大存储量、非易失性、低价格、可在线改写和高速度( (读读) )等等特性

44、的存储器。它是近年来发展很快很有前途的存储器。特性的存储器。它是近年来发展很快很有前途的存储器。计算机组成原理术第4版清华大学出版社4 44 DRAM4 DRAM的研制与发展的研制与发展近年来，开展了基于近年来，开展了基于DRAMDRAM结构的研究与发结构的研究与发展工作，现以微机内存为例简单介绍如下展工作，现以微机内存为例简单介绍如下：计算机组成原理术第4版清华大学出版社1 1、主板上的内存、主板上的内存64 256KB 计算机组成原理术第4版清华大学出版社2 2、开山鼻祖、开山鼻祖SIMM SIMM 内存内存（Single In-lineMemorySingle In-lineMemory

45、 Modules Modules，单边接触内存模组），单边接触内存模组） 容量为容量为30pin30pin、256kb256kb，必须是由，必须是由8 8 片数据位和片数据位和1 1 片校验片校验位组成位组成1 1 个个bank bank ，一般是四条一起使用，一般是四条一起使用 。搭配。搭配8028680286处理器处理器 使用。使用。计算机组成原理术第4版清华大学出版社386386和和486486时代，此时时代，此时CPU CPU 已经向已经向16bit 16bit 发展，所以发展，所以30pin SIMM 30pin SIMM 内存再也无法满足需求，其较低的内存带宽已内存再也无法满足需求

46、，其较低的内存带宽已经成为急待解决的瓶颈，所以此时经成为急待解决的瓶颈，所以此时72pin SIMM 72pin SIMM 内存出现了内存出现了 。72pin SIMM72pin SIMM内存单条容量一般为内存单条容量一般为512KB 512KB 2MB2MB，而且仅要求，而且仅要求两条同时使用。两条同时使用。计算机组成原理术第4版清华大学出版社3 3、徘徊不前、徘徊不前EDO DRAMEDO DRAM内存内存Extended Date Out RAMExtended Date Out RAM，外扩充数据模式存储器，外扩充数据模式存储器 其主要应用在当时的其主要应用在当时的486486及早期的

47、及早期的PentiumPentium电脑上电脑上 EDO EDO 内存也属于内存也属于72pin SIMM 72pin SIMM 内存的范畴内存的范畴 单条单条EDO EDO 内存的容量已经达到内存的容量已经达到4 4 16MB 16MB 计算机组成原理术第4版清华大学出版社4、一代经典SDRAM 内存 PC66 SDRAM内存内存 PC100 SDRAM内存内存 PC133 SDRAM内存内存 SDRAM，即Synchronous DRAM（同步动态随机存储器）， 工作速度是与系统总线速度同步 计算机组成原理术第4版清华大学出版社5 5、曲高和寡、曲高和寡RambusRambus DRAM

48、DRAM内存内存 基于一种类基于一种类RISC(ReducedRISC(Reduced Instruction Set Computing Instruction Set Computing，精，精简指令集计算机简指令集计算机) )理论理论 计算机组成原理术第4版清华大学出版社6 6、再续经典、再续经典DDRDDR内存内存 DDR SDRAM(DualDDR SDRAM(Dual Date Rate SDRAM) Date Rate SDRAM)简称简称DDRDDR，也就是，也就是“双倍双倍速率速率SDRAM”SDRAM”的意思。的意思。DDRDDR可以说是可以说是SDRAMSDRAM的升级版

49、本，的升级版本， DDRDDR在时钟信号上升沿与下降沿各传输一次数据，这使得在时钟信号上升沿与下降沿各传输一次数据，这使得DDRDDR的的数据传输速度为传统数据传输速度为传统SDRAMSDRAM的两倍。的两倍。 DDR266内存 计算机组成原理术第4版清华大学出版社DDR400内存 DDR533内存 计算机组成原理术第4版清华大学出版社7 7、DDR2DDR2内存内存 DDR2 533内存 DDR2 800内存 计算机组成原理术第4版清华大学出版社8 8、DDR3DDR3内存内存 DDR3 1600内存 DDR3 2000内存 计算机组成原理术第4版清华大学出版社9 9、DDR4DDR4内存内

50、存 DDR4DDR4内存其传输速率已经被确认为内存其传输速率已经被确认为1.61.63.2Gbps 3.2Gbps 20152015年用年用DDR4DDR4内存到来内存到来 起步起步2133MHz 2133MHz 计算机组成原理术第4版清华大学出版社DDR3内存访问是内存访问是采用的是双通道，采用的是双通道，而而DDR4则是在每则是在每个单独的内存条中个单独的内存条中采用点对点接口进采用点对点接口进口进行访问。口进行访问。 计算机组成原理术第4版清华大学出版社4.5 4.5 半导体存储器的组成与控制半导体存储器的组成与控制半导体存储器的读写时间一般在十几至几半导体存储器的读写时间一般在十几至几

51、百毫微秒之间，其芯片集成度高，体积小，百毫微秒之间，其芯片集成度高，体积小，片内还包含有译码器和寄存器等电路片内还包含有译码器和寄存器等电路。常用常用的半导体存储器芯片有的半导体存储器芯片有多字一位片多字一位片和和多字多多字多位位(4(4位、位、8 8位位) )片，如片，如16M16M位容量的芯片可以有位容量的芯片可以有16MXl16MXl位和位和4MX44MX4位等种类位等种类。计算机组成原理术第4版清华大学出版社1 1存储器容量扩展存储器容量扩展1 1个存储器的芯片的容量是有限的，它在个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很字数或字长方面与实际存储器的要求都

52、有很大差距，所以需要在字向和位向进行扩充才大差距，所以需要在字向和位向进行扩充才能满足需要。能满足需要。(1)(1)位扩展位扩展 概念概念: :位扩展指的是用多个存储器器件对字位扩展指的是用多个存储器器件对字长进行扩充。长进行扩充。 方法方法: :位扩展的连接方式是将多片存储器的位扩展的连接方式是将多片存储器的地址、片选地址、片选CSCS、读写控制端、读写控制端R RW W相应相应并联，数据端分别引出并联，数据端分别引出。计算机组成原理术第4版清华大学出版社例例:16KX4:16KX4位芯片组成位芯片组成16KX816KX8位的存储器位的存储器计算机组成原理术第4版清华大学出版社(2)(2)字

53、扩展字扩展概念概念: :字扩展指的是增加存储器中字的数量。字扩展指的是增加存储器中字的数量。方法方法: :静态存储器进行字扩展时，静态存储器进行字扩展时，将各芯片将各芯片的地址线、数据线、读写控制线相应并联的地址线、数据线、读写控制线相应并联，而，而由由片选信号来区分各芯片的地址范围片选信号来区分各芯片的地址范围。动态存储器一般不设置动态存储器一般不设置CSCS端，但可用端，但可用RASRAS端端来扩展字数。只有当来扩展字数。只有当RASRAS由由“1”1”变变“0”0”时，时，才会激发出行时钟，存储器才会工作。才会激发出行时钟，存储器才会工作。计算机组成原理术第4版清华大学出版社例例: 4

54、4个个16KX816KX8位静态芯片组成位静态芯片组成64KX864KX8位存储器。位存储器。计算机组成原理术第4版清华大学出版社(3)(3)字位扩展字位扩展实际存储器往往需要字向和位向同时扩实际存储器往往需要字向和位向同时扩充充。一个存储器的容量为一个存储器的容量为MXNMXN位，若使用位，若使用LXKLXK位存储器芯片，那么，这个存储器共需要位存储器芯片，那么，这个存储器共需要 个存储器芯片。个存储器芯片。KNLM计算机组成原理术第4版清华大学出版社例题：例题：由Intel2114(1KX41KX4位位)芯片组成容量为4KX8位的主存储器的逻辑框图的主存储器的逻辑框图, ,说明地址总线和说

55、明地址总线和数据总线的位数，该存储器与数据总线的位数，该存储器与8 8位字长的位字长的CPUCPU的的连接关系。连接关系。解：解：此题所用芯片是同种芯片。此题所用芯片是同种芯片。（1 1）片数）片数= =存储器总容量（位）存储器总容量（位）/ /芯片容芯片容量（位）量（位）=4K=4K* *8/8/（1K1K* *4 4）=8=8（片）（片）（2 2）CPUCPU总线（由存储器容量决定）总线（由存储器容量决定）地址线位数地址线位数=log2(=log2(字数字数)=log2(4K)=12()=log2(4K)=12(位位) )数据线位数数据线位数= =字长字长=8=8（位）（位） 计算机组成原

56、理术第4版清华大学出版社（3 3）芯片总线（由芯片容量决定）芯片总线（由芯片容量决定）地址线地址线=log2(1K)=10(=log2(1K)=10(位位) )数据线数据线=4=4（位）（位）（4 4）分组（组内并行工作，）分组（组内并行工作，cscs连在一起，连在一起，组间串行工作，组间串行工作，cscs分别连接译码器的输出）。分别连接译码器的输出）。组内芯片数组内芯片数= =存储器字长存储器字长/ /芯片字长芯片字长=8/4=2=8/4=2（片）（片）组数组数= =芯片总数芯片总数/ /组内片数组内片数=8/2=4=8/2=4（组）（组）（5 5）地址分配与片选逻辑）地址分配与片选逻辑计算

57、机组成原理术第4版清华大学出版社64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址寻址：寻址：4KB4KBA A1515A A1212A A1111A A1010A A9 9A A0 0A11A11 A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 低位地址

58、分配给芯片，高位地址形成片选逻辑。低位地址分配给芯片，高位地址形成片选逻辑。 芯片芯片 芯片地址芯片地址 片选信号片选信号 片选逻辑片选逻辑1K1K1K1K1K1K1K1KA9A9 A0A0A9A9 A0A0A9A9 A0A0A9A9 A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A1010计算机组成原理术第4版清华大学出版社(6)连接方式连接方式:扩展位数扩展位数, ,扩展单元数扩展单元数, ,连接控制线连接控制线计算机组成原理术第4版清华大学出版社某半导体存储器，按字节编址。其中

59、，某半导体存储器，按字节编址。其中，0000H -07FFH0000H -07FFH为为ROMROM区，选用区，选用EPROMEPROM芯片（芯片（2KB/2KB/片）；片）；0800H-13FFH0800H-13FFH为为RAMRAM区，选用区，选用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址总片）。地址总线线A15-A0A15-A0（低）。给出地址分配和片选逻辑（低）。给出地址分配和片选逻辑。例例2.2.1.1.计算容量和芯片数计算容量和芯片数ROMROM区：区：2KB 2KB RAMRAM区：区：3KB 3KB 存储空间分配：存储空间分配：2.2.地址分配与

60、片选逻辑地址分配与片选逻辑先安排大容量芯片（放地址先安排大容量芯片（放地址低端），再安排小容量芯片。低端），再安排小容量芯片。便于拟定片选逻辑。便于拟定片选逻辑。共共3 3片片 计算机组成原理术第4版清华大学出版社A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0