第2章80x86微处理器结构(48h)

1、重庆理工大学第二章第二章 8086微处理器微处理器 2.1 8086微处理器的结构微处理器的结构 2.1.1 执行部件和总线接口部件执行部件和总线接口部件 2.1.2 8086的编程结构的编程结构 2.1.3 8086系统中的存储器组织与地址形成系统中的存储器组织与地址形成 2.2 8086微处理器的的引脚功能微处理器的的引脚功能 2.1.1 引脚功能说明引脚功能说明 2.1.2 8086、8088引脚功能不同之处引脚功能不同之处 2.3 8086微处理器的基本时序微处理器的基本时序重庆理工大学教学内容及教学方法教学内容及教学方法（2学时）学时） Intel x86微处理器内部结构；微处理器内

2、部结构； BIU和和EU的功能、组成及动作协调；（的功能、组成及动作协调；（先总后分的方式强调内部结构特点）先总后分的方式强调内部结构特点） 8086/8088的编程结构；（的编程结构；（从使用需要引出片内寄存器从使用需要引出片内寄存器） 地址形成方式（地址形成方式（使用使用Flash动画模拟其工作过程；举例法讲解地址转换方法）动画模拟其工作过程；举例法讲解地址转换方法）教学目标教学目标 了解了解8086/8088的内部结构和工作特点；的内部结构和工作特点； 重点掌握可编程寄存器结构重点掌握可编程寄存器结构 了解指令队列在了解指令队列在BIU和和EU的动作协调中所起的作用的动作协调中所起的作用

3、 掌握物理地址的计算方法掌握物理地址的计算方法教学重点及难点教学重点及难点 8086/8088的内部可编程寄存器结构；的内部可编程寄存器结构； 段地址、段内地址、物理地址的概念及其关系段地址、段内地址、物理地址的概念及其关系重庆理工大学学习引导从下列从下列3方面学习理解：方面学习理解：1)8086/8088p的的结构特点结构特点（2.1.1） 独立部件独立部件BIU、EU 指令队列缓冲器指令队列缓冲器 特色：流水线工作方式，提高特色：流水线工作方式，提高p的效率的效率2)可编程结构可编程结构（2.1.2） 通用寄存器、段地址寄存器、其他寄存器（通用寄存器、段地址寄存器、其他寄存器（IP、FLA

4、G）3)20位地址加法器的作用位地址加法器的作用（2.1.3） 逻辑地址逻辑地址 物理地址物理地址重庆理工大学内部通信内部通信寄存器寄存器 IP ES SS DS CS总线总线控制逻辑控制逻辑外部总线外部总线EU控制控制系统系统1 2 3 4 5 6ALU标志寄存器标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用通用寄存寄存器器地址地址加法加法器器指令队列指令队列执行部件执行部件 （EU)总线接口部件总线接口部件 （BIU)16位位20位位16位位8位位2.1.1 2.1.1 执行部件和总线接口部件执行部件和总线接口部件AXBXCXDX暂存寄存器暂存寄存器重

5、庆理工大学 80868086从功能上来说分成两大部分从功能上来说分成两大部分：总线接口单元总线接口单元 BIUBIU（Bus Interface Unit)Bus Interface Unit)和和执行单元执行单元 EUEU（Execution Unit).Execution Unit). BIU:与外部总线连接，为与外部总线连接，为EU和内存及外设接口之间提供信息通路和内存及外设接口之间提供信息通路 (1) BIU从内存的指定部分取出指令，送至指令队列排队。从内存的指定部分取出指令，送至指令队列排队。 (2) 从内存的指定部分取出执行指令时所需的操作数，送至从内存的指定部分取出执行指令时所需

6、的操作数，送至EU部分部分。 总线接口部件由下列各部分组成：总线接口部件由下列各部分组成： （1）4个段地址寄存器；个段地址寄存器； CS16位的代码段寄存器；位的代码段寄存器；DS16位的数据段寄存器；位的数据段寄存器； ES16位的扩展段寄存器；位的扩展段寄存器；SS16位的堆栈段寄存器；位的堆栈段寄存器； （2）16位的指令指针寄存器位的指令指针寄存器IP； （3）20位的地址加法器；位的地址加法器； （4）6字节的指令队列字节的指令队列重庆理工大学 地址加法器地址加法器 将左移将左移 4 位的段寄存器的内容与偏移地址相加，形成位的段寄存器的内容与偏移地址相加，形成 20 位的物理位的物

7、理地址，以便对地址，以便对 1 兆空间的存储器寻址。兆空间的存储器寻址。 指令队列指令队列 指令队列中包含若干个（指令队列中包含若干个（80866个，个，80884个）个）8 位寄存器位寄存器，用，用于顺序存放从存储器中取出的指令，供执行单元执行。于顺序存放从存储器中取出的指令，供执行单元执行。 总线控制逻辑总线控制逻辑 提供系统总线的控制信号，实现数据、地址和状态信息的分时传送提供系统总线的控制信号，实现数据、地址和状态信息的分时传送80868086是是1616位机，外部数据总线位机，外部数据总线1616位，位，80888088是准是准1616机，外部数据总线机，外部数据总线8 8位位重庆理

8、工大学具有具有“流水线流水线”结构结构特点：特点： 将将CPUCPU分为两个单元，可以使取指令和执行指令同时进行，减分为两个单元，可以使取指令和执行指令同时进行，减少了少了CPUCPU为取指令而等待的时间，从而提高了为取指令而等待的时间，从而提高了CPUCPU的利用率，提高了系的利用率，提高了系统的运行速度。统的运行速度。图图2-2 取指令和执行指令重叠进行取指令和执行指令重叠进行取指1执行1取指2执行2取指3执行3取指4执行4执行5取指5pt忙忙忙忙忙总总线线t顺序执行执行1执行2执行3执行4执行5EUt取指令1 取指2取指3取指4取指5BIUt忙忙忙忙忙总总线线t重叠执行重庆理工大学vBI

9、U和和EU并不是同步工作的，两者的动作管并不是同步工作的，两者的动作管理遵循如下原则：理遵循如下原则： 1）每当）每当8086的指令队列中有的指令队列中有2个空字节，个空字节，BIU就会自动把指就会自动把指令取到指令队列中。而同时令取到指令队列中。而同时EU从指令队列取出一条指令，从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而并用几个时钟周期去分析、执行指令。当指令队列已满，而且且EU对对BIU又无总线访问请求时，又无总线访问请求时，BIU便进入空闲状态。在便进入空闲状态。在执行转移、调用和返回指令时，指令队列中的原有内容被自执行转移、调用和返回指令时，指令队列中

10、的原有内容被自动清出动清出 2）发生访问冲突时，）发生访问冲突时，EU优先优先重庆理工大学2) 2) EU:EU:负责从指令队列取指令并执行负责从指令队列取指令并执行执行部件由下列几个部分组成：执行部件由下列几个部分组成： （1）4个通用寄存器，即个通用寄存器，即AX、BX、CX、DX； （2）4个专用寄存器：即个专用寄存器：即SP、BP、DI、SI（3）标志寄存器）标志寄存器FR； （4）算术逻辑单元）算术逻辑单元ALU。 算术逻辑单元算术逻辑单元负责各种算术和逻辑运算负责各种算术和逻辑运算 EU EU控制系统控制系统是控制、定时与状态逻辑电路。用于控制执行单元中各部件是控制、定时与状态逻辑

11、电路。用于控制执行单元中各部件按制定的要求协调工作。按制定的要求协调工作。重庆理工大学2.1.2 8086/8088的编程结构重庆理工大学8086/8088的内部寄存器 AH AL BH BL CH CL DH DL AX BX CX DX SP BP SI DI IP FLAG CS DS SS ES(A) 累加器累加器 基地址寄存器基地址寄存器 计数器计数器 数据寄存器数据寄存器 (SP) 堆栈指针寄存器堆栈指针寄存器 基地址寄存器基地址寄存器 源变址寄存器源变址寄存器 目的变址寄存器目的变址寄存器 (PC) 指令指针寄存器指令指针寄存器(PSW) 状态标志寄存器状态标志寄存器 代码段寄存

12、器代码段寄存器 数据段寄存器数据段寄存器 堆栈段寄存器堆栈段寄存器 附加段寄存器附加段寄存器通用寄存器通用寄存器控制寄存器控制寄存器 段寄存器段寄存器8位寄存器位寄存器16位寄存器位寄存器重庆理工大学通用寄存器的用法通用寄存器的用法重庆理工大学标志寄存器标志寄存器 OF DF IF TF SF ZF AF PF CF 进位标志进位标志C（Carry Flag）当结果的最高位产生一个进位或借位，则当结果的最高位产生一个进位或借位，则CF=1，否则，否则CF=0。 溢出标志溢出标志O（Overflow Flag）在算术运算中，带符号数的运算结果超出了在算术运算中，带符号数的运算结果超出了8位或位或

13、16位位 带符号数能表达的范围，则带符号数能表达的范围，则OF=1，否则，否则OF=0。 8位（字节）运算位（字节）运算 -128 +127 16位（字）位（字） 运算运算 -32768 +32767 符号标志符号标志S（Sign Flag） 结果的最高位（结果的最高位（D15 或或D7）为）为1，则，则SF=1，否则，否则 SF=0。 零标志零标志Z（Zero Flag） 若运算的结果为若运算的结果为0，则，则ZF=1，否则，否则ZF=1。 奇偶标志奇偶标志P（Parity Flag） 若结果中若结果中1的个数为偶数，则的个数为偶数，则PF=1，否则，否则，PF=0。 辅助进位标志辅助进位标

14、志A(Auxiliary Flag) 在字节操作时，由低半字节在字节操作时，由低半字节(第第3位位)向高半字节，向高半字节， 字操作时低字节向高字节由进位或借位，则字操作时低字节向高字节由进位或借位，则AF=1，否则，否则AF=0。 方向方向 标志（标志（Direction Flag） DF=1 ，串操作时地址自动减量，串操作时地址自动减量，D=0，串操作时地址自，串操作时地址自 动增量。动增量。 中断允许标志（中断允许标志（Interruptenable Flag） IF=1，则允许，则允许CPU接收外部的中断请求，接收外部的中断请求， IF=0，则屏蔽外部中断请求。，则屏蔽外部中断请求。

15、追踪标志（追踪标志（Trace Flag） TF=1，使处理进入单步方式，以便于调试。，使处理进入单步方式，以便于调试。状状态态标标志志控控制制标标志志重庆理工大学例：算术运算对标志寄存器的影响实例。（例：算术运算对标志寄存器的影响实例。（模拟计算机运算过程模拟计算机运算过程） 两个数两个数 64 h(100) , 64 h 相加。相加。 0 1 1 0 0 1 0 0 + 0 1 1 0 0 1 0 0 1 1 0 0 1 0 0 0 OF=1（运算结果超过（运算结果超过127）；）； CF=0 ； ZF=0 ； SF=1 ； PF=0； AF=0 。 备注：备注：注意区分机器数的实际意义注

16、意区分机器数的实际意义64h64hC8h可以看成：可以看成：1)如果表示的是无符号数如果表示的是无符号数即即1001002008位二进制无符号数的表示范位二进制无符号数的表示范围：围：0255运算正确运算正确2)如果表示的是符号数（补码）如果表示的是符号数（补码）即即100100568位二进制符号数的表示范围：位二进制符号数的表示范围：128127运算错误运算错误重庆理工大学v指令指针 16位专用寄存器，它指向需要去除的指令字节 当BIU从内存取出一个字节指令后，IP自动加1 程序员不能对IP进行存取操作v段地址寄存器 微机内存存放3类信息： 1) 代码（指令） 指示微处理器执行的操作 2)

17、数据 程序处理的对象 3) 堆栈信息 被保存的返回地址和中间结果重庆理工大学2.1.3 8086系统中的存储器组织及地址形成v内存为什么要分段？内存为什么要分段？ 1) 8086有有20条地址线，它的直接寻址能力为条地址线，它的直接寻址能力为 220=1M. 2) 在在8086内部，内部，ALU 能进行能进行16位的运算，有关地址寄存器是位的运算，有关地址寄存器是16位的，位的，因而对地址的运算也只能是因而对地址的运算也只能是16位。其寻址的范围最多是位。其寻址的范围最多是216=64K。 因此因此 ，在，在8086中怎样形成这中怎样形成这20位的地址呢？位的地址呢？分段分段！ 将内存的将内存

18、的1M字字节以节以64K为范围。为范围。 v 存储段划分原则：存储段划分原则： 1) 段内地址是连续的，段与段之间是相互独立的；段内地址是连续的，段与段之间是相互独立的； 2) 每个段的起始地址称段的每个段的起始地址称段的基址基址，段基址必须是能被，段基址必须是能被16整除的那些地址，整除的那些地址， 即即20位的段基址的低四位应当是位的段基址的低四位应当是0000； 3) 由于段起始地址的低四位为由于段起始地址的低四位为0，所以可用，所以可用20位地址的高位地址的高16位表示段的基址位表示段的基址，存放在段基址寄存器中。段基址寄存器共四个：，存放在段基址寄存器中。段基址寄存器共四个：CS、D

19、S、ES、SS。重庆理工大学20220=FFFFF h+1FFFFF hFFFFE hFFFFD hFFFFC h00001 h00000 h0FFFF h16216=FFFF h+1FFFF hFFFE hFFFD h0001 h0000 h逻辑地址空间逻辑地址空间物理地址空间物理地址空间逻辑地址逻辑地址（LA）形式形式 段地址：有效地址（偏移地址）段地址：有效地址（偏移地址） 如：如： 2000H：2500H地址转换公式地址转换公式 物理地址（物理地址（PA）= 段地址段地址*16+偏移地址偏移地址 段地址段地址 0000h重庆理工大学v 怎样进行分段怎样进行分段设定设定四个段寄存器的内容

20、，就四个段寄存器的内容，就规定了规定了CPU当前可寻址的段，当前可寻址的段，如右图所示。如右图所示。例：内存映像如图所示。例：内存映像如图所示。1)求各当前段的地址范围求各当前段的地址范围2) 已知已知LA=2800H:3208H,求求PA3)已知已知PA=AD000H,求对应的求对应的LA（有几个？）（有几个？）解：解：1)数据段：数据段： DS16+0000HDS16+FFFFH =28000H37FFFH2)PA=段基址段基址16偏移地址偏移地址2800H163208H=2B208H 3)堆栈段中堆栈段中 因为因为 段基址段基址A000H 所以所以 偏移地址偏移地址 PA段基址段基址16

21、 AD000H-A000H16=D000H则则LAA000H:D000H 重庆理工大学物理地址形成演示物理地址形成演示(含地址默认搭配关系含地址默认搭配关系)重庆理工大学v说明：说明：v取指令时，取指令时，80868086会自动选择会自动选择CSCS值作为段基值，再加上由值作为段基值，再加上由IPIP提供的偏移提供的偏移量形成物理地址。量形成物理地址。v取或存数据时，取或存数据时， 80868086会自动选择会自动选择DSDS值作为段基值，再加上指令中提值作为段基值，再加上指令中提供的供的1616位偏移量形成物理地址。但是，若编程时将数据的存储单元的有位偏移量形成物理地址。但是，若编程时将数据

22、的存储单元的有效地址用效地址用BPBP来表示，则自动选择来表示，则自动选择SSSS值作为段基值，再加上值作为段基值，再加上BPBP提供的提供的1616位位偏移量形成物理地址。偏移量形成物理地址。v堆栈操作时，堆栈操作时，8086会自动选择会自动选择SS值作为段基值，再加上值作为段基值，再加上SP提供的提供的16位偏移量形成物理地址。位偏移量形成物理地址。重庆理工大学课堂练习v1、若段起始地址为、若段起始地址为1010H，偏移地址为，偏移地址为200H，则形成的物理地址为：？，则形成的物理地址为：？10100+200=10300H2、若物理地址为、若物理地址为10300H，段内偏移地址为，段内偏

23、移地址为200H，则段的起始地址为：？，则段的起始地址为：？10300-200=10100H，去掉一个，去掉一个0，即为，即为1010H3、若物理地址为、若物理地址为10300H，段基地址为，段基地址为1010H，则段内偏移地址为：？则段内偏移地址为：？10300-10100=200H重庆理工大学v2.2 8086微处理器的引脚重庆理工大学教学内容教学内容（2学时）学时） Intel x86CPU引脚及其功能引脚及其功能(采用分类讲解的方法，突出各类总线的特点采用分类讲解的方法，突出各类总线的特点） Intel x86CPU的工作模式与典型系统构成（的工作模式与典型系统构成（图示法教学图示法教

24、学）教学目标教学目标 要求学生掌握要求学生掌握Intel x86CPU各引脚的名称及其功能，特别是基本操作下的控制各引脚的名称及其功能，特别是基本操作下的控制 信号的情况信号的情况 能正确画出在最小工作模式下的系统配置图，并了解有关控制信号的硬件能正确画出在最小工作模式下的系统配置图，并了解有关控制信号的硬件 连接方法连接方法教学重点及难点教学重点及难点 各引脚的名称及其功能各引脚的名称及其功能 复用引脚技术复用引脚技术 控制引脚的组合控制功能控制引脚的组合控制功能重庆理工大学2.2.1 引脚功能v80868086微处理器采用微处理器采用DIP40DIP40封装，封装，4040个引脚个引脚v引

25、脚按功能可分引脚按功能可分4 4部分：地址总线、数据总线、控制总线、部分：地址总线、数据总线、控制总线、电源及时钟电源及时钟v引脚的类型有：双向、三态、输入、输出等引脚的类型有：双向、三态、输入、输出等v双功能引脚双功能引脚 分时复用引脚分时复用引脚 工作方式不同功能不同引脚工作方式不同功能不同引脚 重庆理工大学12345678910111213141516171819204039383736353433323130292827262524232221 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NM

26、I INTR CLK GNDVCCAD15A16 / S3A17 / S4A18 / S5A19 / S6BHE/S7MN / MXRDHOLD (RQ / GT)HLDA (RQ /GT)WR (LOCK)M / IO ( S2)DT / R ( S1DEN ( S0ALEINTATESTREADYRESET8086 8086/8088引脚信号引脚信号重庆理工大学引脚说明v地址总线和数据总线地址总线和数据总线 1) 1) AD15AD0AD15AD0：地址数据线，双向、三态地址数据线，双向、三态 分时复用分时复用 每个总线周期每个总线周期T1T1时刻为地址，其他时刻为数据时刻为地址，其他时刻

27、为数据 2) 2) A19A16/S6S3A19A16/S6S3：地址状态线，输出、三态地址状态线，输出、三态 分时复用分时复用 每个总线周期每个总线周期T1T1时刻为地址，其他时刻为状态时刻为地址，其他时刻为状态 S6S6恒为低，恒为低，S5S5反映标志寄存器反映标志寄存器IFIF位的状态位的状态 重庆理工大学S4S4、S3S3表示表示CPUCPU正在使用哪个段寄存器正在使用哪个段寄存器S4S3特性LLHHLHLHESSSCS（或不是存储器操作）DS3)BHE/S73)BHE/S7：数据总线高数据总线高8 8位允许位允许/ /状态状态S7S7信号信号 输出、三态。输出、三态。 分时复用做分时

28、复用做BHEBHE时低电平有效，时低电平有效， S7S7为备用状态线，在为备用状态线，在DMADMA时为高阻时为高阻重庆理工大学控制总线控制总线控制总线控制总线 是传送控制信号的一组信号线。用来传输是传送控制信号的一组信号线。用来传输CPUCPU到其到其它部件的控制命令，如：读、写、中断响应等有些是输它部件的控制命令，如：读、写、中断响应等有些是输入由外部向入由外部向CPUCPU输入控制命令如：复位、中断请求输入控制命令如：复位、中断请求8086/80888086/8088有两种工作方式：有两种工作方式：最大工作方式，最小工作方式。最大工作方式，最小工作方式。有些控制信号在最大最小工作方式时功

29、能不同有些控制信号在最大最小工作方式时功能不同重庆理工大学 MN/MXMN/MX引脚（引脚（3333号）：号）：最小最小/ /最大工作方式引脚最大工作方式引脚1) 1)两种工作方式的设置方法：两种工作方式的设置方法：当当MN/MXMN/MX引脚接高电平时，引脚接高电平时，80868086处于最小工作方式，接地处于最小工作方式，接地时，时，80868086处于最大工作方式；处于最大工作方式；2) 2)两种工作方式的区别：两种工作方式的区别：a) a)单处理器单处理器/ /多处理器工作方式；多处理器工作方式；b) b)系统配置的区别以及控制信号由系统配置的区别以及控制信号由80868086自己产生

30、自己产生/ /由由82888288提供提供部分（部分（80868086向向82888288提供状态信号（提供状态信号（S0S0，S1S1，S2S2），），82888288根据根据状态信号产生相应的控制信号）；状态信号产生相应的控制信号）；c) c)芯片引脚功能的区别芯片引脚功能的区别重庆理工大学受MN/MX引脚影响的控制信号1) 1)在最小工作方式下在最小工作方式下 M/IOM/IO、DT/RDT/R、DENDENM/IOM/IO：存储器存储器/IO/IO控制信号，输出、三态。用来区分控制信号，输出、三态。用来区分CPUCPU访问存储器还是访问存储器还是I/OI/O M/IO=1M/IO=1，

31、访问存储器，访问存储器 M/IO=0M/IO=0，访问访问I/OI/O端口端口DT/RDT/R：数据发送数据发送/ /接收信号，输出、三态接收信号，输出、三态。 DT/R=1DT/R=1，CPUCPU进行写操作进行写操作 DT/R=0DT/R=0，CPUCPU进行读操作进行读操作DENDEN：数据允许信号，输出、三态、低有效数据允许信号，输出、三态、低有效重庆理工大学受MN/MX引脚影响的控制信号2) 2)在最小工作方式下在最小工作方式下 ALEALE ALE ALE：地址锁存允许信号（输出）地址锁存允许信号（输出） 在总线周期的第一个时钟周期内有效，其下降沿用来把地址在总线周期的第一个时钟周

32、期内有效，其下降沿用来把地址/ /数据数据总线以及地址状态总线中的地址信息存入地址锁存器中。总线以及地址状态总线中的地址信息存入地址锁存器中。3)3)在最小工作方式下在最小工作方式下 HOLDHOLD、HLDAHLDAHOLDHOLD：保持请求信号（输入）当外部逻辑把保持请求信号（输入）当外部逻辑把HOLDHOLD信号置高时，信号置高时，CPUCPU完完成当前总线周期后进入保持状态，让出总线控制权。成当前总线周期后进入保持状态，让出总线控制权。HLDAHLDA：保持响应信号（输出）是保持响应信号（输出）是CPUCPU对对HOLDHOLD信号的响应信号，信号的响应信号，HLDAHLDA为为高时高

33、时CPUCPU的三态信号全部为高阻状态。的三态信号全部为高阻状态。重庆理工大学受MN/MX引脚影响的控制信号4)4) 在最小工作方式下在最小工作方式下 INTAINTA INTAINTA：中断响应信号（输出，三态）低有效：中断响应信号（输出，三态）低有效5) 5) 在最小工作方式下在最小工作方式下 WR WR WRWR：写控制信号，输出，三态：写控制信号，输出，三态 CPUCPU对存储器或对存储器或I/OI/O执行写操作时，执行写操作时，WR WR 信号有效信号有效。重庆理工大学不受MN/MX信号影响的控制信号RDRD：读控制信号（输出、三态）读控制信号（输出、三态）READYREADY：等待

34、状态信号等待状态信号 READY=0READY=0，CPUCPU处于等待状态，在总线周期中插入等待周期处于等待状态，在总线周期中插入等待周期T TW W READY=1 READY=1，8086CPU8086CPU继续执行继续执行INTRINTR：可屏蔽中断请求信号（输入）高有效可屏蔽中断请求信号（输入）高有效NMINMI：不可屏蔽中断请求信号（输入）高有效不可屏蔽中断请求信号（输入）高有效TESTTEST：等待测试控制信号（输入）。在等待测试控制信号（输入）。在WAITWAIT指令执行期间若指令执行期间若TEST=1TEST=1则则CPUCPU循环循环于等待状态，当于等待状态，当TEST=0TEST=0，CPUCPU脱离等待状态继续执行脱离等待状态继续执行WAITWAIT下面的指令。下面的指令。RESETRESET：复位信号（输入）高有效，复位信号（输入）高有效， 复位条件复位条件: :连续连续4 4个时钟周期的高电平信