微机原理半导体存储器

1、1第第4 4章章 半导体存储器半导体存储器教学重点:n 半导体存储器的分类半导体存储器的分类n 半导体存储器与半导体存储器与CPU的连接的连接2微型计算机的结构示意图微型计算机的结构示意图存存储储器器I/O接接口口输输入入设设备备I/O接接口口数据总线数据总线 DB控制总线控制总线 CB地址总线地址总线 AB输输出出设设备备CPU3 时钟时钟复位复位电路电路IO/M RDWR ALEA19A8AD7AD0 DEN DT/RCPU CLKREADYRESETSTB OE DO 8282DI 锁存器锁存器 BA 收发器收发器 OET 8286 AB RD WR DB RAM CS DB RD WR

2、 I/O PORTRD AB DB ROM译码器译码器译码器8086/8088典型系统半导体存储器半导体存储器外部存储器总线作用总线作用44.1 半导体存储器概述CPUCACHE主存（内存）主存（内存）辅存（外存）辅存（外存）n存储器是用来存储微型存储器是用来存储微型计算机工作时使用的信计算机工作时使用的信息（程序和数据）的部息（程序和数据）的部件，正是因为有了存储件，正是因为有了存储器，计算机才有器，计算机才有信息记信息记忆功能忆功能。n越靠近越靠近CPU的存储器速的存储器速度越快而容量越小。度越快而容量越小。54.1.1 两大类两大类内存、外存内存、外存n内存内存存放当前运行的程序和数据。

3、存放当前运行的程序和数据。n特点：特点：快，容量小，随机存取，快，容量小，随机存取，CPU可直接访问。可直接访问。n通常由通常由半导体存储器半导体存储器构成构成nRAMn掉电后信息丢失掉电后信息丢失n外存外存存放非当前使用的程序和数据。存放非当前使用的程序和数据。n特点：特点：慢，容量大，顺序存取慢，容量大，顺序存取/块存取。需调入内存后块存取。需调入内存后CPU才能访问。才能访问。n通常由通常由磁、光存储器磁、光存储器构成，也可以由半导体存储器构成构成，也可以由半导体存储器构成n磁盘、磁带、磁盘、磁带、CD-ROM、DVD-ROM、固态盘。、固态盘。n掉电后信息不丢失掉电后信息不丢失6寄存器

4、组寄存器组高速缓存高速缓存Cache系统主存储器系统主存储器硬盘硬盘磁盘存储器磁盘存储器磁带存储设备磁带存储设备光盘存储设备光盘存储设备存储器分级组成存储器分级组成在在CPU内部的内部的通用寄存器通用寄存器集成度小的集成度小的静态静态RAM简称内存，用简称内存，用于存放运行的于存放运行的程序和数据程序和数据红区为半导体存储器红区为半导体存储器绿区其它介质存储器绿区其它介质存储器7半导体存储器半导体存储器 n由能够表示二进制数由能够表示二进制数“0”和和“1”的、具有的、具有记忆功能的一些半导体器件组成。如记忆功能的一些半导体器件组成。如触发触发器、器、MOS管的栅极电容等管的栅极电容等。n能存

5、放一位二进制数的器件称为一个能存放一位二进制数的器件称为一个存储存储元元。n若干存储元构成一个若干存储元构成一个存储单元存储单元。84.1.2 半导体存储器的分类n按使用属性按使用属性n随机存取存储器随机存取存储器RAM：可读可写可读可写、断电丢、断电丢失失n只读存储器只读存储器ROM：正常只读、正常只读、断电不丢失断电不丢失详细分类，请看图示9半导体存储器的分类半导体存储器的分类半导体半导体存储器存储器只读存储器只读存储器 （ROM）随机存取存储器随机存取存储器（RAM）静态静态RAM（SRAM）动态动态RAM（DRAM） 同步动态同步动态RAM（SDRAM）掩膜式掩膜式ROM一次性可编程一

6、次性可编程ROM（PROM） 紫外线擦除可编程紫外线擦除可编程ROM（EPROM）电擦除可编程电擦除可编程ROM（EEPROM）闪存（闪存（FLASH）详细展开，注意对比104.1.3 半导体存储器的主要指标半导体存储器的主要指标n容量容量：每个存储器芯片所能存储的二进每个存储器芯片所能存储的二进制数的位数。制数的位数。 存储器容量单元数存储器容量单元数数据线位数（数据线位数（1、4或或8位）位） 例：例：Intel 2114芯片的容量为芯片的容量为1K4位，位，Intel 6264芯片为芯片为8K8位。位。n存取速度存取速度：从从CPU给出有效的存储器地给出有效的存储器地址到存储器给出有效数

7、据需要的时间。址到存储器给出有效数据需要的时间。11六管静态RAM存储单元6个MOS管组成；T1T4管组成双稳态触发器；T1、T2放大管；T3、T4负载管；T5、T6控制管；存取速度快、集成度小、功耗 大； 6116（2K8位） 6264（8K8位）4.2.1 静态静态RAM12半导体存储器芯片的结构地地址址寄寄存存地地址址译译码码存储体存储体控制电路控制电路AB数数据据寄寄存存读读写写电电路路DBOE WE CS 存储体存储体n存储器芯片的主要部分，用来存储信息存储器芯片的主要部分，用来存储信息 地址译码电路地址译码电路n根据输入的地址编码来选中芯片内某个特定的存储单元根据输入的地址编码来选

8、中芯片内某个特定的存储单元 片选和读写控制逻辑片选和读写控制逻辑n选中存储芯片，控制读写操作选中存储芯片，控制读写操作13 存储体n每个存储单元具有一个唯一的地址，每个存储单元具有一个唯一的地址，可存储可存储1位或多位二进制数据位或多位二进制数据;n存储容量与地址、数据线个数有关：存储容量与地址、数据线个数有关： 芯片的存储容量芯片的存储容量2MN 存储单元数存储单元数存储单元的位数存储单元的位数 M：芯片的芯片的地址线根数地址线根数; N：芯片的芯片的数据线根数。数据线根数。14 地址译码电路译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0

9、710列译码列译码A3A4A501764个单元个单元单译码双译码15 片选和读写控制逻辑n片选端片选端CS*或或CE*n有效时，可以对该芯片进行读写操作；有效时，可以对该芯片进行读写操作；n输出输出OE*n控制读操作。有效时，芯片内数据输出；控制读操作。有效时，芯片内数据输出；n该控制端对应系统的读控制线；该控制端对应系统的读控制线；n写写WE*n控制写操作。有效时，数据进入芯片中；控制写操作。有效时，数据进入芯片中；n该控制端对应系统的写控制线。该控制端对应系统的写控制线。16SRAM芯片芯片6116读出逻辑：读出逻辑：CS*=0, OE*=0, WE*=1写入逻辑：写入逻辑：CS*=0,

10、OE*=1, WE*=0高阻：高阻：CS*117SRAM芯片芯片6116有2K8位=16384个存储位，2K表示芯片内的地址有11位（A0A10），8位表示一个单元有8个二进制位；6116芯片的工作方式：18SRAM芯片6264n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CS1*、CS2n读写读写WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND1234567891011121314282726252423222120191

11、8171615194.2.2 动态RAMnDRAM的基本存储单元是单个场效应管的基本存储单元是单个场效应管及其极间电容；及其极间电容；n必须配备必须配备“读出再生放大电路读出再生放大电路”进行刷新；进行刷新；n每次同时对一行的存储单元进行刷新；每次同时对一行的存储单元进行刷新；nDRAM一般采用一般采用“位结构位结构”存储体：存储体：n每个存储单元存放一位；每个存储单元存放一位；n需要需要8个存储芯片构成一个字节单元；个存储芯片构成一个字节单元；n每个字节存储单元具有一个地址。每个字节存储单元具有一个地址。20动态RAM的基本单元动态动态RAM是以是以MOS管栅极管栅极电容是否充有电荷来存储信

12、电容是否充有电荷来存储信息；息；由于只用一个管子，所以功由于只用一个管子，所以功耗很低，存储容量可做得很耗很低，存储容量可做得很大。它是由大。它是由T1管和寄生电容管和寄生电容Cs组成的。组成的。21DRAM芯片2164n存储容量为存储容量为64K1n16个个引脚：引脚：n8根地址线根地址线A7A0n1根数据输入线根数据输入线DINn1根数据输出线根数据输出线DOUTn行地址选通行地址选通RAS*n列地址选通列地址选通CAS*n读写控制读写控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109224.3 只读

13、存储器EPROMEPROM 2764EEPROMEEPROM 2864A234.3.2 EPROMn顶部开有一个圆形的石英窗口，用顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息于紫外线透过擦除原有信息n一般使用专门的编程器（烧写器）一般使用专门的编程器（烧写器）进行编程进行编程n编程后，应该贴上不透光封条编程后，应该贴上不透光封条n出厂未编程前，每个基本存储单元出厂未编程前，每个基本存储单元都是信息都是信息1n编程就是将某些单元写入信息编程就是将某些单元写入信息024DSSiO2GN衬底衬底24VP+P+ +浮栅浮栅MOSDS浮栅管浮栅管字线字线位位线线输输出出位位线线Vcc存储原理存

14、储原理25EPROM芯片2764n存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线D7D0n片选片选CE*n编程编程PGM*n读写读写OE*n编程电压编程电压VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615264.3.3 E2PROMn用加电方法，进行在线（无需拔下，用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一直接在电路中）擦写（擦除和编程一

15、次完成）次完成）n有字节擦写、块擦写和整片擦写方法有字节擦写、块擦写和整片擦写方法27EEPROM芯片2864An存储容量为存储容量为8K8n28个个引脚：引脚：n13根地址线根地址线A12A0n8根数据线根数据线I/O7I/O0n片选片选CE*n读写读写OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615284.4 半导体存储器与CPU的连接n这是本章的重点内容这是本章的重点内容

16、nSRAM、EPROM与与CPU的连接的连接n译码方法同样适合译码方法同样适合I/O端口端口294.4.1 存储芯片与CPU的配合n存储芯片与存储芯片与CPU总线的连接，有两个总线的连接，有两个很重要的问题：很重要的问题：nCPU的总线负载能力的总线负载能力nCPU能否带动总线上包括存储器在内的能否带动总线上包括存储器在内的连接器件；连接器件；n存储芯片与存储芯片与CPU总线时序的配合总线时序的配合nCPU能否与存储器的存取速度相配合。能否与存储器的存取速度相配合。301. 总线驱动nCPU的总线驱动能力有限；的总线驱动能力有限；n单向单向传送的传送的地址和控制总线地址和控制总线，可采，可采用

17、用三态锁存器三态锁存器和和三态单向驱动器三态单向驱动器等等来加以锁存和驱动；来加以锁存和驱动；n双向双向传送的传送的数据总线数据总线，可以采用，可以采用三三态双向驱动器态双向驱动器来加以驱动。来加以驱动。312. 时序配合n分析存储器的存取速度是否满足分析存储器的存取速度是否满足CPU总线时序的要求；总线时序的要求；n如果不能满足：如果不能满足：n考虑更换芯片；考虑更换芯片；n总线周期中插入等待状态总线周期中插入等待状态TW 。切记：时序配合是连接中的难点32存储器读时序图存储器读时序图/WE为高电平为高电平 有效数据有效数据 指定地址/WE为高电平为高电平有效数据有效数据 指定地址334.4

18、.2 存储芯片与CPU的连接存储芯片的存储芯片的数据线数据线 存储芯片的存储芯片的地址线地址线 存储芯片的存储芯片的片选端片选端 存储芯片的存储芯片的读写控制读写控制线线341. 存储芯片数据线的处理n若芯片的数据线若芯片的数据线正好正好8根：根：n一次可从芯片中访问到一次可从芯片中访问到8位数据；位数据；n全部数据线与系统的全部数据线与系统的8位数据总线相连；位数据总线相连；n若芯片的数据线若芯片的数据线不足不足8根：根：n一次不能从一个芯片中访问到一次不能从一个芯片中访问到8位数据；位数据；n利用多个芯片利用多个芯片扩充数据位扩充数据位；n这个扩充方式简称这个扩充方式简称“位扩充位扩充”。

19、35位扩充362. 存储芯片地址线的连接n芯片的地址线芯片的地址线通常通常应全部与系统应全部与系统的的低位低位地址总线相连；地址总线相连；n寻址时，这部分地址的译码是在寻址时，这部分地址的译码是在存储芯片内完成的，我们称为存储芯片内完成的，我们称为“片内译码片内译码”。373. 存储芯片片选端的译码n存储系统常需利用存储系统常需利用多个存储芯片多个存储芯片扩充容量扩充容量n也就是扩充了存储器地址范围；也就是扩充了存储器地址范围；n进行进行“地址扩充地址扩充”，需要利用存储芯片的，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址；片选端对多个存储芯片（组）进行寻址；n这个寻址方法，主要通过将

20、存储芯片的片这个寻址方法，主要通过将存储芯片的片选端与系统的选端与系统的高位地址线高位地址线相关联来实现；相关联来实现；n这种扩充简称为这种扩充简称为“字扩充字扩充”。38字扩充39片选端常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CE40地址重复n一个存储单元具有多个存储地址的现象；一个存储单元具有多个存储地址的现象；n原因：原因：有些高位地址线没有用、可任意；有些高位地址线没有用、可任意；n使用地址：使用地址：出现地址重复时，常选取其中出现地址重复时，常选取其中既好用、又不冲突的一个既好用、又不冲突的一个“可用地址可用地址”；n例如：例如：00000H0

21、7FFFH；n选取的原则：选取的原则：高位地址全为高位地址全为0的地址。的地址。高位地址译码才更好41 译码和译码器n译码：译码：将某个特定的将某个特定的“编码输入编码输入”翻翻译为唯一译为唯一“有效输出有效输出”的过程；的过程；n译码电路可以使用门电路组合逻辑；译码电路可以使用门电路组合逻辑；n译码电路更多的是采用集成译码电路更多的是采用集成译码器译码器；n常用的常用的2:4译码器译码器74LS139；n常用的常用的3:8译码器译码器74LS138；n常用的常用的4:16译码器译码器74LS154。42 全译码n所有的系统地址线均参与对存储单元的所有的系统地址线均参与对存储单元的译码寻址译码

22、寻址n包括低位地址线对芯片内各存储单元的包括低位地址线对芯片内各存储单元的译码寻址（译码寻址（片内译码片内译码），高位地址线对），高位地址线对存储芯片的译码寻址（存储芯片的译码寻址（片选译码片选译码）n采用全译码，采用全译码，每个存储单元的地址都是每个存储单元的地址都是唯一的唯一的，不存在地址重复不存在地址重复n译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多43全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全全0全全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围地址范围

23、A12A0A19A18A17A16A15A14 A1344 部分译码n只有部分（高位）地址线参与对存只有部分（高位）地址线参与对存储芯片的译码储芯片的译码n每个存储单元将对应多个地址（地每个存储单元将对应多个地址（地址重复），址重复），需要选取一个可用地址需要选取一个可用地址n可简化译码电路的设计可简化译码电路的设计n但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费45部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可

24、用地址一个可用地址123410101010000001010011全全0全全1全全0全全1全全0全全1全全0全全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH46 线选译码n只用少数几根高位地址线进行芯片的译只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）码，且每根负责选中一个芯片（组）n虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费n必然会出现地址重复必然会出现地址重复n一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元n多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用47线选译

25、码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址一个可用地址121 00 1全全0全全1全全0全全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用48片选端译码小结n存储芯片的片选控制端可以被看作是一根存储芯片的片选控制端可以被看作是一根最高位地址线；最高位地址线；n在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地地址空间的选择址空间的选择（接系统的（接系统的IO/M*信号）和信号）和高位地址的译码选择高位地址的译码选择（与系统的高位地址（与系统的高位地址线相关联）；线相关联）；n对一些存储芯片通过片选无效可关闭内部对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用。的输出驱动机制，起到降低功耗的作用。494. 存储芯片的读写控制n芯片芯片OE*与系统的与系统的读命令读命令线相连：线相连：n当芯片被选中、且读命令有效时，存当芯片被选中、且读命令有效时，存储芯片将开放并驱动数据到总线；储芯片将开放并驱动数据到总线；n芯片芯片WE*与系统的