大学数电实验(中频增益数字电路)实验报告

1、数字电子技术实验报告中频自动增益数字电路研究指导老师：佟毅学生姓名： 学号：班级：完成时间：2014.11.22目录一 设计任务要求2二 设计方案及论证21 任务分析2（1）实验1 两位乘法器2（2）实验2中频放大增益22 方案比较43 系统结构设计4（1）模数转换并比较4（2）控制部分4（3）锁存部分5（4）数模转换与运算放大部分64 具体电路分析6（1）实验16（2）实验27（3）所用元件功能与引脚图8三 制作与调试过程121 制作与调试流程122 遇到的问题和解决方法12四 系统测试121 测试方法122 测试数据133 数据分析和结论15五 总结16六 参考文献16一 设计任务要求1

2、用加法器实现2位乘法电路。2 设计一个电路，输入信号50mV到5V峰峰值，1KHZ10KHZ的正弦波信号，输出信号为3V到4V的同频率，不失真的正弦波信号。精度为8位，负载500。二 设计方案及论证1 任务分析（1）实验1 两位乘法器设两位二进制数分别为A1A0，B1B0图2-1 两位乘法原理图由图2-1知，为实现2位乘法电路，电路需采用74ls08与门和74283加法器，并令S1=A1B0+A0B1S2=A1B1S0=A0B0S3=0（式2-1-1）则S3S2S1S0即为所得乘积（2）实验2中频放大增益I.除法电路利用DAC0832内部的R2R电阻网络，输出Iout1和Iout2分别接运放的

3、反相输入端和同相输入端，使运放工作在线性状态。当DAC0832的VREF端接运放的输出时，RFB端接模拟输入信号时，实现除法功能。（如图2-2所示）可以推导出DAC0832构成除法器时的输出表达式：Uo=-28Uii=07Di2i*RRf（式2-1-2）通过加入反馈电阻Rf'，我们想要公式变为如下形式：Uo=-Uii=07Di2i（式2-1-3）上式可以简写为：Uo=K'UiD（式2-1-4）其中D=i=07Di2i。 图2-1-2 DAC实现除法电路原理图II.得到最大值由式2-1-4，需找到电压最大值输入Rfb作为D，其基本思路是利用比较器对ADC得到的数据不断比较，并利用

4、锁存器锁存最大值送入DAC的Rfb，控制电路则用计数器定时清零以在输入幅值发生变化时最大值也发生变化。2 方案比较经过仔细讨论，我们决定采用如下方案：用ADC0809对发射信号模数转换，输出数值由数值比较器比较后送入两级锁存器，最大值送往DAC0832，DAC0832和运放构成除法器，控制部分由计数器及各种逻辑门，目的在于定时清零。具体电路设计参见以下。3 系统结构设计（1）模数转换并比较如图2-3-1所示，发射信号经模数转换器ADC0809转变为数字信号从OUT1-OUT8端口送出，2个数值比较器74LS85串联分别比较8位数值的高4位与低4位。图2-3-1模数转换与比较部分其中ADC080

5、9的时钟接1MHz，保证采样频率远大于计数器产生的清零频率；23-25端口接地保证输入端口为IN0；START EOC ALE相连保证转换结束后立刻开始；参考电压接5V。（2）控制部分如图2-3-2所示，74ls161为16为计数器，计满时RCO置1，通过非门74ls04清零数据，通过与非门74ls00打开锁存器1；74ls22为四输入与非门，序列为0111且A<B时打开锁存器2。图2-3-2 控制部分电路图（3）锁存部分如图2-3-3所示，用两个锁存器74ls373，第一个锁存器在A>B，即当前数据大于上一时刻测得数据时打开，但锁存的值会发生改变，所以需要第二个锁存器缓冲，第二个

6、锁存器在A<B时打开，由于输入为正弦波，此时锁存的值不再变化，所以第一个锁存器送来的数据即为要求的D。图2-3-3 锁存部分电路图（4）数模转换与运算放大部分DAC0832进行数模转换并实现除法功能，归一化后接运算放大器LM324完成中频放大增益。图2-3-4 数模转换与运算放大电路图4 具体电路分析（1）实验1图2-4-1 两位乘法器Multisim仿真图（2）实验2图2-4-2 中频增益protel仿真图图2-4-3中频增益实际电路（1）图2-4-4中频增益实际电路（2）（3）所用元件功能与引脚图图2-4-5 LM324引脚图 图2-4-6 74LS85引脚图图2-4-674LS00

7、引脚图图2-4-774LS161引脚图图2-4-874LS08引脚图图2-4-974LS373引脚图如图2-4-10，ADC0809 各脚功能如下：D7-D0：8 位数字量输出引脚。IN0-IN7：8 位模拟量输入引脚。VCC：+5V 工作电压。GND：地。REF（+）：参考电压正端。REF（-）：参考电压负端。START：A/D 转换启动信号输入端。ALE：地址锁存允许信号输入端。（以上两种信号用于启动A/D 转换）.EOC：转换结束信号输出引脚，开始转换时为低电平，当转换结束时为高电平。OE：输出允许控制端，用以打开三态数据输出锁存器。CLK：时钟信号输入端（一般为500KHz）。图2-4

8、-10ADC0809引脚图DAC0832是采样频率为八位的D/A转换芯片，集成电路内有两级输入寄存器，使DAC0832芯片具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。所以这个芯片的应用很广泛,关于DAC0832应用的一些重要资料见下图。图2-4-11DAC0832引脚图三 制作与调试过程1 制作与调试流程改善与调试误差分析连接电路图protel仿真设计电路图分析任务图3-1制造与调试流程图2 遇到的问题和解决方法（1）第一天下午连线连了一下午，但波形一直是杂波，仔细检查电路发现部分元件的VCC和GND忘了连接。元件没有供电无法工作，自然

9、也就出不了波形。（2）检查74系列元件都没有问题，但实际电路中LM324有输入电平但无输出电平，推测LM324有问题，更换元件后解决了此问题。（2）连接好电路输出波形有较大失真，在输入信号添加直流偏置后有所改善，但放大增益达不到要求。仔细分析原理，添加直流偏置后锁存器送出的最大值不是峰峰值，不能得到所需的D，故添加直流偏置的做法不对。失真原因应该是ADC0809无法正确对正弦波负半周期进行模数转换，所以调节电压源的高低电平并始终保持低电平为0来解决此问题。四 系统测试1 测试方法（1）转动信号发射器旋钮输入频率为1kHHz、峰峰值为50mV到5V的正弦波信号，观察输出信号，为3V到4V的同频率

10、，不失真的正弦波信号。（2）转动信号发射器旋钮输入频率为1kHz、峰峰值为5V到50mV的正弦波信号，观察输出信号，为3V到4V的同频率，不失真的正弦波信号。（3）改变信号频率，从1kHz到10kHz变化，观察输出信号，峰峰值在3V到4V之间且不发生变化。2 测试数据图4-2-1实际波形图（1）图4-2-2实际波形图（2）图4-2-3实际波形图（3）图4-2-4实际波形图（4）图4-2-5实际波形图（5）图4-2-6实际波形图（6）3 数据分析和结论在输入幅值为100mV到5V范围内的正弦波时输出波形较稳定，低于100mV时波形幅值明显下降。这是由于ADC精度不准造成的。在调试过程中发现在特定

11、频率会有大于幅值的方波出现。这是由于清零后第一个锁存器送给第二个锁存器的数据不是最大值，而是一个近乎为0的数，而此时恰好计数器输出1110序列，第二个锁存器打开，送给DAC的参考电压近乎为0，从而产生方波，五 总结归纳电路实验要点如下：（1）查找资料，设计电路，一定要弄懂原理图。这一步很关键，因为看不懂电路图即使电路连好了，出现一点毛病根本就不知道从哪下手。（2）连电路之前首先要检查实验板，导线，引脚导通情况，这个也很重要，否则可能忙了半天白忙。实验前我们检查了所有导线，检查出来一根坏线，以及在实验过程中发现元件LM324有问题。（3）连好电路后出不来波形很正常，不要慌张，关键是要分析好每个元件的作用，判断好每个元件的输入和输出波形，这样就可以用示波器一一排查，找出错误。总得来说，这次实验收获颇丰。一方面提高了我们的理论分析能力，让我们知道通过一