大学计算机微机原理--第5章存储系统

1、1第第5 5章章 存储器系统2主要内容：n存储器系统的概念存储器系统的概念n半导体存储器的分类及其特点半导体存储器的分类及其特点n半导体存储芯片的外部特性及其与系统的连接半导体存储芯片的外部特性及其与系统的连接n存储器接口设计（存储器扩展技术）存储器接口设计（存储器扩展技术）n高速缓存高速缓存35.1 概 述主要内容：主要内容：n存储器系统及其主要技术指标存储器系统及其主要技术指标n半导体存储器的分类及特点半导体存储器的分类及特点n两类半导体存储器的主要区别两类半导体存储器的主要区别4一、存储器系统51. 存储器系统的一般概念n将两个或两个以上速度、容量和价格各不相同将两个或两个以上速度、容量

2、和价格各不相同 的存储器用硬件、软件或软硬件相结合的方法的存储器用硬件、软件或软硬件相结合的方法 连接起来连接起来n系统的存储速度接近最快的存储器，容量接近系统的存储速度接近最快的存储器，容量接近 最大的存储器。最大的存储器。构成存储系统。构成存储系统。62. 两种存储系统n在一般计算机中主要有两种存储系统：在一般计算机中主要有两种存储系统：Cache存储系统存储系统主存储器主存储器高速缓冲存储器高速缓冲存储器虚拟存储系统虚拟存储系统主存储器主存储器磁盘存储器磁盘存储器7Cache存储系统n对程序员是透明的对程序员是透明的n目标：目标：n提高存储速度提高存储速度Cache主存储器主存储器8虚拟

3、存储系统n对应用程序员是透明的。对应用程序员是透明的。n目标：目标：n扩大存储容量扩大存储容量主存储器主存储器磁盘存储器磁盘存储器93. 主要性能指标n存储容量存储容量（S S）（字节、千字节、兆字节等）（字节、千字节、兆字节等）n存取时间存取时间（T T）（与系统命中率有关）（与系统命中率有关）n命中率（命中率（H H）nT=HT=H* *T T1 1+ +（1-H1-H）* *T T2 2n单位容量价格（单位容量价格（C C）n访问效率（访问效率（e e）104. 微机中的存储器 通用寄存器组及通用寄存器组及 指令、数据缓冲栈指令、数据缓冲栈高速缓存高速缓存主存储器主存储器联机外存储器联机

4、外存储器脱机外存储器脱机外存储器片内存储部件片内存储部件内存储部件内存储部件外存储部件外存储部件11二、半导体存储器121. 半导体存储器n半导体存储器由能够表示二进制数半导体存储器由能够表示二进制数“0”和和“1”的、具有记忆功能的半导体器件组成。的、具有记忆功能的半导体器件组成。n能存放一位二进制数的半导体器件称为一个存能存放一位二进制数的半导体器件称为一个存 储元。储元。n若干存储元构成一个存储单元。若干存储元构成一个存储单元。132. 半导体存储器的分类n内存储器内存储器随机存取存储器（随机存取存储器（RAM）只读存储器（只读存储器（ROM）14随机存取存储器（RAM）nRAM静态存储

5、器（静态存储器（SRAM）动态存储器（动态存储器（DRAM）15只读存储器（ROM）n只读存储器只读存储器掩模掩模ROM一次性可写一次性可写ROMEPROMEEPROM163. 主要技术指标n存储容量存储容量n存储单元个数存储单元个数每单元的二进制数位数每单元的二进制数位数n存取时间存取时间n实现一次读实现一次读/ /写所需要的时间写所需要的时间n存取周期存取周期n连续启动两次独立的存储器操作所需间隔的最小连续启动两次独立的存储器操作所需间隔的最小时间时间n可靠性可靠性n功耗功耗175.2 随机存取存储器掌握：掌握：nSRAM与与DRAM的主要特点的主要特点n几种常用存储器芯片及其与系统的连接

6、几种常用存储器芯片及其与系统的连接n存储器扩展技术存储器扩展技术18一、静态存储器SRAM191. SRAM的特点n存储元由双稳电路构成，存储信息稳定。存储元由双稳电路构成，存储信息稳定。p196202. 典型SRAM芯片掌握：掌握： n主要引脚功能主要引脚功能n工作时序工作时序n与系统的连接使用与系统的连接使用21典型SRAM芯片SRAM6264：n容量：容量：8K X 8bn外部引线图外部引线图226264芯片的主要引线n地址线：地址线：A0-A12；n数据线：数据线：D0-D7；n输出允许信号：输出允许信号：OE；n写允许信号：写允许信号：WE；n选片信号：选片信号：CS1，CS2。23

7、6264的工作过程n读操作读操作n写操作写操作 工作时序工作时序243. 8088总线信号8 80 08 88 8总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 存储器存储器输入输入/输出输出RD、WR254. 6264芯片与系统的连接D0D7A0A12WEOECS1CS2A0A12MEMWMEMR译码译码电路电路高位地高位地址信号址信号D0D7SRAM 62648088总总线线+5V265. 存储器编址001100001111000001011010低位地址（片内地低位地址（片内地址）址）高位地址（选片地高位地址（选片地址）址）27存储器地址片选地址片选地址片内地址片内地址

8、高位地址高位地址低位地址低位地址内存地址内存地址286264芯片的编址片首地片首地址址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 0X X X X X X XX X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1片尾地片尾地址址29存储器编址001100001111000001011010CS00译译码码器器1CS306. 译码电路n将输入的一组高位地址信号通过变换，产将输入的一组高位地址信号通过变换，产 生一个有效的输出信号，用于选中某一个生一个有效的输出信号，用于选中某一个 存储器芯片，从而确定了该存储器芯片在存储器芯片，从而确定

9、了该存储器芯片在 内存中的地址范围。内存中的地址范围。n将输入的一组二进制编码变换为一个特定将输入的一组二进制编码变换为一个特定 的输出信号。的输出信号。31译码方式n全地址译码全地址译码n部分地址译码部分地址译码32全地址译码n用全部的高位地址信号作为译码信号，使用全部的高位地址信号作为译码信号，使 得存储器芯片的每一个单元都占据一个唯得存储器芯片的每一个单元都占据一个唯 一的内存地址。一的内存地址。33全地址译码例A19A18A17A16A15A14A13& 1CS11SRAM 6264CS2+5V01111000346264芯片全地址译码例片首地片首地址址A19A12A0A19A

10、12A00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 0 0 01 1 1 1 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片尾地片尾地址址该该6264芯片的地址范围芯片的地址范围 = F0000HF1FFFH35全地址译码例n若已知某若已知某SRAM 6264芯片在内存中的地址为：芯片在内存中的地址为： 3E000H3FFFFHn试画出将该芯片连接到系统的译码电路。试画出将该芯片连接到系统的译码电路。36全地址译码例n设计步骤：设计步骤：n写出地址范围的二进制表示；写出地址范围的二进制表示；n确定各高位地址状态；确定各高位地址状态；n设计译码器。设计译码器

11、。片首地片首地址址A19A12A0A19A12A00 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 10 0 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1片尾地片尾地址址37全地址译码例A19A18A17A16A15A14A13& 1CS1高位地址：高位地址：0011111SRAM 6264CS2+5V0011111038部分地址译码n用部分高位地址信号（而不是全部）作为译码用部分高位地址信号（而不是全部）作为译码 信号，使得被选中存储器芯片占有几组不同信号，使得被选中存储器芯片占有几组不同 的地址范围。的地址范围。39部分地址译码例两组

12、地址：两组地址： F0000H F1FFFH B0000H B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：高位地址： 1110001011000，111100040应用举例n将将SRAM 6264芯片与系统连接，使其芯片与系统连接，使其地址范围为：地址范围为：38000H39FFFH。n使用使用74LS138译码器构成译码电路。译码器构成译码电路。41存储器芯片与系统连接例n由题知地址范围：由题知地址范围： 0 0 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1高位地址高位地址A19A12A042应用举例D0D7A0A12WEO

13、ECS1CS2A0A12MEMWMEMRD0D7A19G1G2AG2BCBA&A18A14A13A17A16A15VCCY043二、动态随机存储器DRAM441. DRAM的特点n存储元主要由电容构成；存储元主要由电容构成；n主要特点：主要特点：n需要需要定时刷新定时刷新。452. 典型DRAM芯片2164An2164A：64K1bitn采用行地址和列地址来确定一个单元；采用行地址和列地址来确定一个单元；n行列地址分时传送，行列地址分时传送， 共用一组地址信号线；共用一组地址信号线；n地址信号线的数量仅地址信号线的数量仅 为同等容量为同等容量SRAM芯芯 片的一半。片的一半。46主要引

14、线n 行地址选通信号。用于锁存行地址；行地址选通信号。用于锁存行地址；n 列地址选通信号。列地址选通信号。n地址总线上先送上行地址，后送上列地址，它们地址总线上先送上行地址，后送上列地址，它们 分别在分别在#RAS和和#CAS有效期间被锁存在锁存器中。有效期间被锁存在锁存器中。nDIN： 数据输入数据输入nDOUT：数据输出数据输出WE=0WE=1n WE：写允许信号写允许信号RAS：CAS：数据写入数据写入数据读出数据读出47工作原理n数据读出数据读出n数据写入数据写入n刷新刷新工作时序工作时序48刷新n将存放于每位中的信息读出再照原样写将存放于每位中的信息读出再照原样写 入原单元的过程入原

15、单元的过程-刷新刷新刷新时序刷新时序493. 2164A在系统中的连接与系统连接图与系统连接图502164A在系统中的连接nDRAM 2164A与系统连接的几点说明：与系统连接的几点说明：n芯片上的每个单元中只存放芯片上的每个单元中只存放1位二进制码，每字节数据分别存位二进制码，每字节数据分别存放在放在8片芯片中；片芯片中；n系统的每一次访存操作需同时访问系统的每一次访存操作需同时访问8片片2164A芯片，该芯片，该8片芯片芯片必须具有完全相同的地址；片必须具有完全相同的地址；n芯片的地址选择是按行、列分时传送，由系统的低芯片的地址选择是按行、列分时传送，由系统的低8位送出行位送出行地址，高地

16、址，高8位送出列地址。位送出列地址。n结论：结论：n每每8片片2164A构成一个存储体（单独一片则无意义）；构成一个存储体（单独一片则无意义）；n每个存储体内的所有芯片具有相同的地址（片内地址），应每个存储体内的所有芯片具有相同的地址（片内地址），应同时被选中，仅有数据信号由各片分别引出。同时被选中，仅有数据信号由各片分别引出。三、存储器扩展技术（内存储器设计）（内存储器设计）521. 存储器扩展n用多片存储芯片构成一个需要的内存空间；用多片存储芯片构成一个需要的内存空间；n各存储器芯片在整个内存中占据不同的地址范各存储器芯片在整个内存中占据不同的地址范围；围；n任一时刻仅有一片（或一组）被选

17、中。任一时刻仅有一片（或一组）被选中。n存储器芯片的存储容量等于：存储器芯片的存储容量等于： 单元数单元数每单元的位数每单元的位数字节数字节数字长字长扩展扩展单元单元扩展扩展字长字长532. 存储器扩展方法n位扩展位扩展n字扩展字扩展n字位扩展字位扩展扩展字长扩展字长扩展单元数扩展单元数既扩展字长也扩展单元数既扩展字长也扩展单元数54位扩展n构成内存的存储器芯片的字长小于内存单元构成内存的存储器芯片的字长小于内存单元 的字长时的字长时需进行位扩展。需进行位扩展。n位扩展：每单元字长的扩展。位扩展：每单元字长的扩展。55位扩展例n用用8片片2164A芯片构成芯片构成64KB存储器。存储器。LS1

18、58A0A7A8A152164A2164A2164ADBABD0D1D70000HFFFFH.56位扩展方法：n将每片的地址线、控制线并联，数据线分将每片的地址线、控制线并联，数据线分 别引出。别引出。n位扩展特点：位扩展特点：n存储器的单元数不变，位数增加。存储器的单元数不变，位数增加。57字扩展n地址空间的扩展地址空间的扩展n芯片每个单元中的字长满足，但单元数不满足。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：n每个芯片的地址线、数据线、控制线并联。每个芯片的地址线、数据线、控制线并联。n片选端分别引出，以使每个芯片有不同的地址范围。片选端分别引出，以使每个芯片有不同的

19、地址范围。58A0A10DBABD0D7A0A10R/WCS2K8D0D7A0A102K8D0D7D0D7A0A10CS译译码码器器Y0Y1高高位位地地址址R/W字扩展示意图59字扩展例n用两片用两片64K8位的位的SRAM芯片构成容量为芯片构成容量为128KB的存储器的存储器n两芯片的地址范围分别为：两芯片的地址范围分别为：n20000H2FFFFHn30000H3FFFFH 60字扩展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：高位地址：n 芯片芯片1： 0 0 1 0n 芯片芯片2： 0 0 1 1A19A18A17A16芯片

20、芯片1芯片芯片261字位扩展n设计过程：设计过程：n根据内存容量及芯片容量确定所需存储芯片数；根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；进行位扩展以满足字长要求；n进行字扩展以满足容量要求。进行字扩展以满足容量要求。n若已有存储芯片的容量为若已有存储芯片的容量为L LK K，要构成容量为要构成容量为M M N N的存的存储器，需要的芯片数为：储器，需要的芯片数为： （M / L） （N / K）62字位扩展例n用用32Kb芯片构成芯片构成256KB的内存。的内存。635.3 5.3 只读存储器（ROMROM）nEPROMnEEPROM（紫外线擦除）紫外线擦除）（电擦

21、除）电擦除）64一、EPROM651. 特点n可多次编程写入；可多次编程写入；n掉电后内容不丢失；掉电后内容不丢失；n内容的擦除需用紫外线擦除器。内容的擦除需用紫外线擦除器。662. EPROM 2764n8K8bit芯片芯片n地址信号：地址信号：A0 A12n数据信号：数据信号：D0 D7n输出信号：输出信号：OEn片选信号：片选信号：CEn编程脉冲输入：编程脉冲输入：PGMn其引脚与其引脚与SRAM 6264完全兼容完全兼容.672764的工作方式数据读出数据读出编程写入编程写入擦除擦除标准编程方式标准编程方式快速编程方式快速编程方式编程写入：编程写入：每出现一个编程负脉冲就写入一个字节数

22、据每出现一个编程负脉冲就写入一个字节数据68二、二、EEPROM691. 特点n可在线编程写入；可在线编程写入；n掉电后内容不丢失；掉电后内容不丢失；n电可擦除。电可擦除。702. 典型EEPROM芯片98C64An8K8bit芯片；芯片；n13根地址线（根地址线（A0 A12）；n8位数据线（位数据线（D0 D7）；）；n输出允许信号（输出允许信号（OE）；）；n写允许信号（写允许信号（WE）；）；n选片信号（选片信号（CE）；）；n状态输出端（状态输出端（READY / BUSY）。713. 工作方式n数据读出数据读出n编程写入编程写入n擦除擦除字节写入：每一次字节写入：每一次BUSY正脉

23、冲写正脉冲写 入一个字节入一个字节自动页写入：每一次自动页写入：每一次BUSY正脉冲写正脉冲写 入一页（入一页（1 32字节）字节）字节擦除：一次擦除一个字节字节擦除：一次擦除一个字节片擦除：一次擦除整片片擦除：一次擦除整片724. EEPROM的应用n可通过程序实现对芯片的读写；可通过程序实现对芯片的读写；n仅当仅当READY / BUSY=1时才能进行时才能进行“写写”操作操作n“写写”操作的方法：操作的方法：n根据参数定时写入根据参数定时写入n通过判断通过判断READY / BUSY端的状态进行写入端的状态进行写入n仅当该端为高电平时才可写入下一个字节。仅当该端为高电平时才可写入下一个字

24、节。P215例例73四、闪速EEPROM特点：特点：n通过向内部控制寄存器写入命令的方法通过向内部控制寄存器写入命令的方法来控制芯片的工作方式。来控制芯片的工作方式。74工作方式数据读出数据读出编程写入：编程写入：擦擦 除除读单元内容读单元内容读内部状态寄存器内容读内部状态寄存器内容读芯片的厂家及器件标记读芯片的厂家及器件标记数据写入，写软件保护数据写入，写软件保护字节擦除，块擦除，片擦除字节擦除，块擦除，片擦除擦除挂起擦除挂起755.45.4 高速缓存（Cache)Cache)了解：了解：nCache的基本概念；的基本概念；n基本工作原理；基本工作原理；n命中率；命中率；nCache的分级体

25、系结构的分级体系结构76Cache的基本概念n设置设置Cache的理由：的理由：nCPU与主存之间在执行速度上存在较大差异；与主存之间在执行速度上存在较大差异；n高速存储器芯片的价格较高；高速存储器芯片的价格较高；n设置设置Cache的条件：的条件：n程序的局部性原理程序的局部性原理n时间局部性：时间局部性：n最近的访问项可能在不久的将来再次被访问最近的访问项可能在不久的将来再次被访问n空间局部性空间局部性：n一个进程所访问的各项，其地址彼此很接近一个进程所访问的各项，其地址彼此很接近77Cache的工作原理CPUCache主主 存存DBDBDB命中命中存在存在不命中不命中78Cache的命中

26、率n访问内存时，访问内存时，CPU首先访问首先访问Cache，找到则，找到则 “命中命中”，否则为，否则为“不命中不命中”。n命中率影响系统的平均存取速度。命中率影响系统的平均存取速度。Cache存储器系统的平均存取速度存储器系统的平均存取速度= Cache存取速度存取速度命中率命中率+RAM存取速度存取速度不命中率不命中率nCache与内存的空间比一般为：与内存的空间比一般为：1 12879Cache的读写操作读操作读操作写操作写操作贯穿读出式贯穿读出式旁路读出式旁路读出式写穿式写穿式回写式回写式80贯穿读出式CPUCache主主 存存n CPU CPU对主存的所有数据请求都首先送到对主存的

27、所有数据请求都首先送到CacheCache， 在在CacheCache中查找。中查找。n 若若命中，切断命中，切断CPUCPU对主存的请求，并将数据送出；对主存的请求，并将数据送出；n 如果不命中，则将数据请求传给主存如果不命中，则将数据请求传给主存。81旁路读出式nCPU向向Cache和主存同时发出和主存同时发出数据数据请求。请求。n命中，则命中，则Cache将数据回送给将数据回送给CPU，并同时中断并同时中断CPU对主对主 存的请求；存的请求；n若不命中，则若不命中，则Cache不做任何动作，由不做任何动作，由CPU直接访问主存直接访问主存CPUCache主主 存存82写穿式n从从CPU发出的写信号送发出的写信号送Cache的同时的同时也写入主存。也写入主存。CPUCache主主