复试笔试数电课件第4章

1、第四章第四章 组合逻辑模块及其应用组合逻辑模块及其应用4.2 4.2 译码器译码器4.3 4.3 数据选择器数据选择器4.4 4.4 数值比较器数值比较器4.5 4.5 加法器加法器4.1 4.1 编码器编码器4.1 4.1 编码器编码器一一. .编码器的基本概念及工作原理编码器的基本概念及工作原理 编码编码将某一特定的逻辑信号变换为将某一特定的逻辑信号变换为二进制代码。二进制代码。 能够实现编码功能的能够实现编码功能的逻辑部件称为编码器。逻辑部件称为编码器。例：例：设计一个键控设计一个键控8421BCD8421BCD码编码器。码编码器。SSSSSSSSSS56789ABCD41k103CC1

2、2V098SSA 7654SSSSB 解：解：（1 1）列出真值表：）列出真值表：输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D98SS 7654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1

3、 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1（2）由真值表写出各输出的逻辑表达式为：）由真值表写出各输出的逻辑表达式为：76327632SSSSSSSSC 重新整理得：重新整理得：（3 3）由表达式）由表达式画出逻辑图：画出逻辑图：SSSSSSSSSS5678941k103CC12V0&AB&C&D&0 01 11 10 00 0EWB举例举例-编码器编码器9753197531SSSSSSSSSSD 98SSA 7654SSSSB 7632SSSSC 97531SSS

4、SSD （4 4）增加）增加控制使能标志控制使能标志GS ：SSSSSSSSSS6V&CGSCC&710&A&351k10D49B&812输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1

5、 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 10SDCBAGS 二二. .二进制编码器二进制编码器输输 出出输输 入入0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0

6、0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2 I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表3 3位二进制编码器位二进制编码器: :8 8个输入端，个输入端，3 3个输出端，常称为个输出端，常称为8 8线线3 3线编码器。线编码器。765IIIIA42 76321IIIIA 75310IIIIA A&1&A0A216II1I2141II1II1I1131057由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：用门电路实现逻辑电路：用门电

7、路实现逻辑电路：三优先编码器三优先编码器输输 入入输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 10 0 0 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1集成优先编码器举例集成优先编码器举例7414874148（8 8线线-3-3线）

8、线）注意：该电路为反码输出。注意：该电路为反码输出。EIEI为使能输入端为使能输入端( (低电平有效低电平有效) )，EOEO为使能输为使能输出端出端( (高电平有效高电平有效) ) ，GSGS为优先编码工作标志为优先编码工作标志( (低电平有效低电平有效) )。 允许同时输入两个以上信号，并按优先级输出。允许同时输入两个以上信号，并按优先级输出。7IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS1 1编码器的扩展编码

9、器的扩展用两片用两片7414874148优先编码器串行扩展实现的优先编码器串行扩展实现的1616线线4 4线优先编线优先编码器码器0I1I2I3I4I5I6I7IA2A1A0GSEOEI7 74 41 14 48 8( (2 2) )I01I2II3I4I56I7IA21A0AGSEOEI7 74 41 14 48 8( (1 1) )1X2XX560X7XX3XX4X14915X813XX10XX1112XXEOEI00&YY2&YGSY3&1四编码器的应用四编码器的应用72I0I1A6I5I4II3I0I7 74 41 14 48 8AEIEOGS21AII457I

10、162III03II11I98IY0Y1Y2Y3&GGGG12342 2组成组成8421BCD 8421BCD 编码器编码器4.2 4.2 译码器译码器输输 出出输输 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 01 0 0 00 0 10 1 00 1 1Y0 Y1 Y2 Y3 EI A B2 2线线4 4线译码器真值表线译码器真值表一译码器的基本概念及工作原理一译码器的基本概念及工作原理译码器译码器将输入代码转换成特定的输出信号将输入代码转换成特定的输出信号例：例：2 2线线4 4线译码器线译码器BAEIY 0BAEIY 1BAEIY 2ABEIY 31

11、11ABEI&Y0Y1Y2Y3EWB举例举例-译码器译码器写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图： 二、集成译码器二、集成译码器1.1.二进制译码器二进制译码器74138741383 3线线8 8线译码器线译码器输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1

12、1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&1111111&Y4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A11112.84212.8421BCD译码器译码器74427442输输 出出输输 入入0

13、1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1

14、 10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9A3 A2 A1 A04 4线线-10-10线译码器线译码器74427442真值表真值表三、译码器的应用三、译码器的应用G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5YY3Y791410YYYY12Y13Y11Y152Y7YY Y

15、YY543016YY5Y7YY YYY543016YYY81译码器的扩展译码器的扩展用两片用两片74138扩展为扩展为4线线16线译码器线译码器2 2实现组合逻辑电路实现组合逻辑电路ACBCABLABCCABCBABCAL 7653mmmm解：解：将逻辑函数转换成最小项表达式，将逻辑函数转换成最小项表达式，再转换成与非再转换成与非与非形式。与非形式。=m3+m5+m6+m7用一片用一片7413874138加一个与非门加一个与非门就可实现该逻辑函数。就可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&EWB举例举例-译码器组成函数发生

16、器译码器组成函数发生器例例4.2.14.2.1 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ABCCBACBACBAL 7421mmmmmmmm 7421CABCBABCAF 65mmmmmm 3653CABCBACBACBAG 642mmmmmmmm 06420输输 出出输输 入入0 0 11 0 01 0 10 1 01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表例例4.2.2 已知某组合逻辑电已知某组合逻辑电路的真值表，试用译码路的真值表，试用译码器和门电路设计该

17、逻辑器和门电路设计该逻辑电路。电路。解：解：写出各输出的最小项表写出各输出的最小项表达式，再转换成与非达式，再转换成与非与非形式与非形式: 用一片用一片74138加三个与非门加三个与非门就可实现该组合逻辑电路。就可实现该组合逻辑电路。可见，用译码器实现多输出可见，用译码器实现多输出逻辑函数时，优点更明显。逻辑函数时，优点更明显。65mmmF 37421mmmmL 642mmmmG 03121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&与非与非与非形式与非形式:3构成数据分配器构成数据分配器Dn n位位地地址址选选择择信信号号0D1D2Dn-1数数

18、数数据据据据输输输输出出入入数据分配器数据分配器将一路输入数据根据地址选择码分配给多将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。路数据输出中的某一路输出。输输 出出地址选择信号地址选择信号D=D0D=D1D=D2D=D3D=D4D=D5D=D6D=D70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0数据分配器功能表数据分配器功能表Y01Y2Y3Y4Y5Y6Y7Y0AAA12G2AG1G2B74183D10D0D1D2D3D4D5D6D7输输据据入入数数输输据据出出数数地地址址选选择择信信号号用译码器设计一个用译码器设计一个“1线

19、线-8线线”数据分配器数据分配器四、数字显示译码器四、数字显示译码器fabcdegDPCOMdcDPefCOMbag数字显示器分类：数字显示器分类： 按显示方式分，有字型重叠式、点阵式、分段式等。按显示方式分，有字型重叠式、点阵式、分段式等。 按发光物质分，有发光二极管按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。式、荧光式、液晶显示等。 1 1七段式七段式LED显示器显示器COMabcdefgDP 共阳极：共阳极： 共阴极：共阴极：COMabcdefgDPb c dagfeA3A2A1A07448LTRBIBI/RBOLED显示器有两种结构：显示器有两种结构：2 2七段显示译码

20、器七段显示译码器74487448 7448是一种与是一种与共阴极共阴极数字显数字显示器配合使用的集成译码器。示器配合使用的集成译码器。1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0

21、 0 01 1 1 1 1 1 1a b c d e f g输输 出出1111111111111111001 BI/RBO输入输入/输出输出0123456789101112131415灭灯灭灯灭零灭零试灯试灯功能功能（输入）（输入）1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI显示显示字形字形输输 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2

22、A1 A0 七段显示译码器七段显示译码器74487448的功能表的功能表7448的逻辑功能：的逻辑功能：（1）正常译码显示。）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数l15的的二进制码（二进制码（00011111）进行译码，产生对应的七段显示码。）进行译码，产生对应的七段显示码。（2）灭零。）灭零。当当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只有当时，只有当RBI =1时，时，才产生才产生0的七段显示码的七段显示码,如果此时输入如果此时输入RBI =0 ，则译码器的则译码器的ag输出输出全全0，使显示器全灭；所以，使显示器全灭；所以

23、RBI称为灭零输入端称为灭零输入端。（3）试灯。）试灯。当当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段全，数码管七段全亮。由此可以检测显示器七个发光段的好坏。亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。称为试灯输入端。（4）特殊控制端）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入使用时，如果作输入使用时，如果BI=0时，不管其他输入端为何值，时，不管其他输入端为何值，ag均输出均输出0，显示器全灭。因此显示器全灭。因此BI称为称为灭灯输入端灭灯输入端。 作输出端使用时，受控于作输出端使

24、用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零状态。所以，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输又称为灭零输出端。出端。0ARBO211AA2ARBOAARBI203ARBO131agAA1A2AARBO3AAARBI2020ag1RBI313agAagAAAARBIARBI1Aag0agRBORBI03RBOAA00将将BI/RBO和和RBI配合使用，可以实现多位数显示时配合使用，可以实现多位数显示时的的“无效无效0消隐消隐”功能。功能。4.3 4.3 数据选择器数据选择器2-1n位地址选择信号DD

25、1D0Y出n输据据入输数数一、一、 数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数据选择器数据选择器根据地址选择码从多路输入数据中选择一根据地址选择码从多路输入数据中选择一路，送到输出。路，送到输出。GDAADAADAADAAY )(3011000120110 101 0 10 001 0 1 1 001 0 1 0 10G1 1A1 A0输输 出出输输 入入010 1 YD3 D2 D1 D0 四选一数据选择器的真值表四选一数据选择器的真值表例：例：四选一数据选择器四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式：Y1&11A2DD

26、A11101G0D13DGDAADAADAADAAY )(301100012011由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：二、集成数据选择器二、集成数据选择器2DAD4DGYD10D6741511257VccY082346GND013A5114D911D21516A1371D213DD0DDG1DD64DD751&1YY11A1A1121A01集成数据选择器集成数据选择器74151（8选选1数据选择器）数据选择器）Y Y地地 址址 选选 择择使使 能能输输 出出输输 入入100000000G0 1D0 D0 D1 D1 D2 D2D3 D3 D4 D4D5 D5 D6 D6 D

27、7 D7 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0集成数据选择器集成数据选择器74151的真值表的真值表三、数据选择器的应用三、数据选择器的应用D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D12435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成 “16选选1”数据选择器数据选择器2实现组合逻辑函数实现组合逻辑函数ACBCAB

28、LABCCABCBABCAL解：解：将逻辑函数转换成最小将逻辑函数转换成最小项表达式：项表达式： =m3+m5+m6+m7 画出连线图。画出连线图。YAD3474151G7DD DD162DY1DD02A5A0AB CL01（1）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，）当逻辑函数的变量个数和数据选择器的地址输入变量个数相同时，可直接用数据选择器来实现逻辑函数。可直接用数据选择器来实现逻辑函数。 例例4.3.1 用用8选选1数据选择器数据选择器74151实现逻辑函数：实现逻辑函数：CABCABL 真值表真值表A3DD12DY1D0A0A B01C4 4选选1 1数数据据选选择

29、择器器L1（2）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。）当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例例4.3.2 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：解：将将A、B接到地址输入端，接到地址输入端，C加到适当的数据输入端。加到适当的数据输入端。作出逻辑函数作出逻辑函数L的真值表，根据真值表画出连线图。的真值表，根据真值表画出连线图。A B CL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000110114.4 4.4 数值比较器数值比较器由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出

30、逻辑图。由表达式画出逻辑图。ABBAFBA 输输 入入输输 出出A BFAB FAB FA=B0 00 11 01 10 0 10 1 01 0 00 0 1FA BFA BFA B1&A1B11 11 1位数值比较器位数值比较器 列出真值表列出真值表BAFBA BAFBA 一、一、 数值比较器的基本概念及工作原理数值比较器的基本概念及工作原理 数值比较器数值比较器比较两个位数相同的二进制数的大小比较两个位数相同的二进制数的大小2考虑低位比较结果的多位比较器考虑低位比较结果的多位比较器A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1数数 值值 输输 入入

31、 A0 B0A0 B0A0 B0A0 B0A0 B0A0 B0输输 出出级级 联联 输输 入入1 0 00 1 01 0 00 1 01 0 00 1 00 0 1 1 0 00 1 00 0 1FAB FAB FA=BIAB IAB IA=B2位数值比较器的真值表位数值比较器的真值表例：例：2位数值比较器位数值比较器BABAIBABAF ）0011(1111&1&1A1B1A1B1A0B01B1A0B0B00A11&FA BA BFFA BIA BA BIIA BBA1010BAABABAIBABABABABAF ）0011001111(BABAIBABABABABA

32、F ）0011001111(例：例：由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图：由表达式画出逻辑图：二、集成数值比较器及其应用二、集成数值比较器及其应用1 1集成数值比较器集成数值比较器74857485 4 4位二进制数比较器位二进制数比较器23F10IB0IA BAB0A BAAA3132F7 74 48 85 5BFAAA B1I1A BBA BA223BBAA B0BB6BB4AA765745BAABB3A B7 74 48 85 5( (1 1) )1113B2A200BF3AFIABA B2A BA3BAA B0BAFA BA1AIB2IBA B0010FA3

33、A B2A BBA BF7 74 48 85 5( (2 2) )BAFA1AA B0A BA BI0BIB32I1FA BA BFA BF2数值比较器的位数扩展数值比较器的位数扩展（1）串联方式）串联方式 用用2片片7485组成组成8位二进制数比较器。位二进制数比较器。并联方式比串联方式的速度快。并联方式比串联方式的速度快。用用5片片7485组成组成16位二进制数比较器位二进制数比较器BA23312BAA B001BAA BA BIA BIIFA BA BF1007 74 48 85 5（4 4）A03A3AB2AB1BB021IIA BA BIA BA BFA BF7 74 48 85 5

34、（3 3）02BA10I03A BAF1FAB0A BBIA B2BA BA B7 74 48 85 5（5 5）I3A1FA BFA BFA BA BF8A8B12A12BAA B0A B4IBA BAI0AB1A B03A B0B0210FA0AAA1BAA BBI3B7 74 48 85 5（2 2）F02B37 74 48 85 5（1 1）B202A10A B31I01FA BA BIBA B0IB4AF1（2）并联方式）并联方式4.5 4.5 加法器加法器BABABAS ABC 画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1输输 入入输输 出出被加数被加数A 加数加数B和数和数S 进位数进位数C0 0 0 1 1 01 10 0 1 0 1 00 1一、加法器的基本概念及工作原理一、加法器的基本概念及工作原理 加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本