数字电路课程设计—数字频率计设计报告_第1页
数字电路课程设计—数字频率计设计报告_第2页
数字电路课程设计—数字频率计设计报告_第3页
数字电路课程设计—数字频率计设计报告_第4页
数字电路课程设计—数字频率计设计报告_第5页
已阅读5页,还剩17页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、课题:数字频率计摘要本文介绍了一种基于TTL 系列芯片的简易数字频率计。 数字频率计应用所学的数字电路知识进行设计。电路由放大整形电路、时基电路、逻辑控制电路、计数锁存电路及译码显示电路组成。能够较精准的测量幅值在0.2V5V 的正弦波、三角波、方波的频率。测量范围能够达到 1Hz9999Hz。关键词:频率计, TTL 芯片,数字电路AbstractIn this paper,a design of simple digital cymometer based on the TTL serises chips was described.This design is based on the

2、knowledge about the digital circuit we learned.It consists of amplifier and shaping circuit , time-base circuit, control circuit, latch circuit and decoding count show circuit.It can be used to accurately detect the frequency of sine wave, triangle wave and square wave accurately that the amplitude

3、is between 0.2V and 5V. Detecting range can be achieved 1Hz 9.99kHz.Key words: cymometer, the TTL series chips,digital circuit目录摘要 .I关键词 .IAbstract.II引言 .11总体方案设计 .22单元电路设计 .32.1放大整形电路 .32.1.1方案一 .32.1.2方案二 .42.1.3方案对比 .42.2时基电路 .52.2.1方案一 .52.2.2方案二 .52.2.3方案对比 .62.3逻辑控制电路 .62.4计数器 .72.5锁存器 .83主要参数

4、计算 .93.1时基电路参数 .93.2逻辑控制电路 .94总体电路设计 .105仿真结果 .126实物测试结果分析 .147体会与心得 .158参考文献 .16附录一 电路实物图 .17附录二 元件清单 .18引言在电子技术中,频率是一个重要参量。应用计数法原理制成的数字式频率测量仪器具有精确度高,测频范围宽,便于实现测量过程自动化等一系列突出特点,所以数字式频率测量计(简称数字式频率计)已成为目前测量频率的主要仪器。总体方案设计123放大整形电路闸门电路计数器锁存器译码显示器2562时基电路逻辑控制电路图 1 组成框图被测信号经过放大整形整形之后变成计数器所要求的脉冲信号1。标准时间基准信

5、号 2由时基电路提供其高电平持续时间为 1s,计数器对 1s时间中的脉冲计数,当 1s信号结束时,时基电路产生信号 2,闸门电路关闭,逻辑控制电路产生锁存信号 6是显示器上的数字稳定,清零信号 5是计数器从 0开始计数。若在闸门时间 1s内计数器计得的脉冲个数为 N,则被测信号频率为 N(Hz) 。各信号的时序图如图二所示。图 2 波形关系1 单元电路设计1.1 放大整形电路对信号的放大功能由三极管构成放大电路来实现,对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件,一般的数字电路器件当输入起过一定的阈值,其输出一种状态,当输入小于这个阈值时,转变为另一个状态,而施密

6、特触发器不是单一的阈值,而是两个阈值,一个是高电平的阈值,输入从低电平向高电平变化时,仅当大于这个阈值时才为高电平,而从高电平向低电平变化时即使小于这个阈值,其仍看成为高电平,输出状态不这;低电平阈值具有相同的特点。1.1.1方案一放大整形电路由三极管与与非门组成。三极管构成的放大器将输入频率为fx 的周期信号如正弦波、三角波、等进行放大。将电源电压设为5V,当输入信号幅值比较大时,会出现线性失真,将放大后的波形幅度控制在5V 以内。与非门构成施密特触发器对放大器的输出信号进行整形,使之成为矩形脉冲。电路图如图3所示。图 3放大整形电路1.1.2 方案二放大部分同方案一,整形部分是由555构成

7、的施密特整形电路。电路图如图4所示。1.1.3 方案对比用与非门构成的施密特触发器因为阈值电压易受受温度、电源电压及干扰的影响,稳定性较差。而 555定时器的比较器灵敏度高,输出驱动电路大,并且且555定时器构成的施密特触发器结构简单,而且抗干扰能力比用与非门构成的施密特触发器要强,因此选用方案二。图 4555 构成的施密特触发1.2 时基电路图 5 时基电路1.2.1 方案一时基电路的作用是产生一个标准时间信号(高电平持续时间为 1s)可用定时器 555构成的多谐振荡器作为时基电路。多谐振荡器又称矩形波发生器,电路不具有稳定状态,但是具有两个暂稳态,当电路由一个暂稳态过渡到另一个暂稳态是,其

8、“触发”信号是由电路内部电容充(放)电提供的,因此无需外部触发脉冲,电路工作就是在两个暂稳态之间来回转换。在此方案中时基信号2由引脚 3输出。脉宽由电阻 R1、R2 及电容 C4决定。电路图如图 5所示。 555定时器内部的比较器灵敏度高,而且采用差分电路形式,用555定时器组成的多谐振荡器的振荡频率受电源电压和温度变化的影响很小。1.2.2 方案二时基电路可用晶体振荡器和分频器构成。晶振频率取32768Hz,晶振产生脉冲经分频器 14级二分频后输出 2Hz脉冲(高、低电平各持续1s)。1.2.3 方案对比方案一中晶振分频产生标准时间精度要高于方案二中的555多谐振荡器产生的标准时间。但是 5

9、55定时器电路元件较少,结构简单使用较方便。而且由于设计要求精度不是很高,所以采用方案二。1.3 逻辑控制电路根据图 2所示波形,在时基信号 2结束时产生的下跳沿来产生锁存信号 6,锁存信号 6的下跳沿又用来产生清零信号 5.脉冲信号 6和 5可由两个单稳态触发器 74LS123产生,它们的脉冲宽度有电路的时间常数决定。电路如图 6所示。74LS123图 6 控制电路由74LS123的功能表可得当 MR=B=1 、触发脉冲从 A 端输入时,在触发脉冲的负跳变作用下,输出端 Q可获得一个正脉冲, Q 端可获得一负脉冲。 74LS123的 12、13引脚的输出的波形关系正好满足图 2所示波形 5和

10、6要求。手动复位开关 S按下时,计数器清零。表 1 74LS123 的功能表输MR011A100入B011输Q000正脉冲正脉冲正脉冲出Q111负脉冲负脉冲负脉冲1.4 计数器该部分常用的二五十进制异步计数器74LS90。将 Q0与 CPB相连,脉冲从 CPA 输入,构成 8421BCD码十进制计数器。其功能表如表2所示表 2 74LS90 功能表R0(1)R0(2)R9(1)R9(2)Q3Q2Q1Q01100000110000011100100计数000000当 R9(1)9(2)=0,且R0(1)0(2)时,计数器工作。计数器电路如图7所示,R9(1),RR =0=0R0(1)=SIGNA

11、L5(SINGAL5 为逻辑控制电路产生的清零信号)。CPA输入要计数的脉冲。计数电路如图 7所示。图 7 计数锁存译码显示电路1.5 锁存器在 1s的标准时间信号高电平结束时,锁存器将计数器此时所计得的数进行锁存,使显示器上能够稳定地显示此时计数器的值。 如图 2所示 1s计数时间结束时, 逻辑控制电路发出锁存信号 6,将此时计数器的值送译码显示器。可选用 8D锁存器 74LS273可以完成上述功能。当时钟脉冲 CP的正跳变到来时,锁存器的输出等于输入,即 Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后,无论 D为何值,输出端 Q的状态人保持原来的状态不变。 所以在计数期间内,

12、 计数器的输出不会送到译码器显示器,即显示器的示数不会变。计数锁存译码显示电路如图7。2 主要参数计算2.1 时基电路参数振荡器产生的时基信号高脉冲持续时间为t11s ,令低脉冲信号持续时间为t20.25s ,那么振荡器的频率为f 01/(t1t 2 )0.8Hz由公式:t10.7(R1 R2 )Ct20.7R2C可计算出电阻 R1 、 R2 及电容 C的值。若取电容 C10 F ,则 R2 t 2 / 0.7C 35.7k取R2 39K;R1(t1 / 0.7C) R2 107k ,取 R1 47k , RP100k2.2 逻辑控制电路锁存信号 6和清零信号 5脉冲的总的宽度要小于时基信号负

13、脉冲的宽度。令锁存信号和清零信号的脉冲宽度均为tw0.02s,则由公式tw0.45RextCext ,取电阻 Rext10k,则Cextt w / 0.45Rext4.4 F ,取标称值 4.7 F3 总体电路设计被测信号经由晶体管 3DG100组成的放大器放大后,送到由555构成的施密特触发器的输入端进行整形, 使之成为计数器所要求的脉冲信号。由于放大电路的电源值为5V,所以输入信号比较大时,会出现线性失真,放大后的信号不会太大,超过5V 。当时基脉冲处于高电平时,闸门电路打开,计数器对输入的脉冲进行计数。总电路图如图8所示。4U8U3210954111111A BCD EF GQ QQQ

14、QQ QOBR I/BCDIRTABBL71264532569256911110 1234567 QQQQQQQQ0 1234567 DDDDDDDD3478347811112 11 9 8 10 1 2 3 Q QQQ3210954111111ABCDEFGQQQQQQQ8O8B4R I4S5/BTSLA BC DIRLBL4U4777126453372KRSLCML471 112 11 9 8 10123QQQQ6U9U3210954111111A B CDE FGQQQQQQQO8BIR4/BTS7AB CDIRLBL4U7712645325692569111101234567Q Q Q

15、QQQQQ01234567KRLD D DDDDDDC M3478347811111112981110123QQQQ3210954111111ABCDEFG QQQQQQQOBRI/BTAB CDIRBL7126453372SL472981110123QQQQ84SL473LANGIS6B:040S1L4U7E45MIT01UAB)1212KK(0099CCR RRR412367101AB)0912129SKK(SL10099L4UC CRRRR4774123671AXC:X/3XCRU4651F 1Cn28A 0 R : 0S2L4U76LANGIS314QQRA B M12 3k12A B

16、)03A B)0121291 21 29K K(SK K( ( (S10099L100 99LUC CRRRR4UC CRR RR477412367412367115LANGIS11D00:S1LU47321152T11SPSQQW-WSS3X32B21C1S/RS:XL3XA B ML04CR4k7U71R367901.31125VnCF29kR13A0:40S1LU47121LANG5IS76513U5QCH5DT8CC VD N G1VRRCT4527FNCn1ILANGISF1u00C111kR11604k11R407N54QR1k2R01k7k7132kk1206R4R4114C23

17、765U5QCH5DTABCDCC VD N GV815VR+RCT452F3u01C.04R931VR5FuC74ENI1SVV图 8频率计总电路图时基脉冲高电平持续时间是1s。当1s计数结束时,闸门关闭,计数停止;74LS123的13引脚产生一个正脉冲,脉冲送到锁存器的时钟脉冲输入端,锁存器将计数器此时的结果锁存并显示。此时显示的数字就是被测信号的频率。74LS123的13引脚产生的正脉冲下调时,74LS123的12引脚产生一个负脉冲,对计数器进行清零。锁存和清零的全过程必须在时基信号处于低电平时完成,即在时基信号下一个高电平到来之前,74LS123的12引脚产生的负脉冲结束,恢复到高电平

18、。如果在时基信号下一个高电平到来以后74LS123的12引脚产生的负脉冲才结束,那么计数器计的计算的将是少于1s的时间的脉冲个数,最后显示将小于实际值。4 仿真结果在软件 Protus 中画好电路图进行仿真。开始的仿真结果并不正确,显示的频率和设定的输入信号频率差距很大, 例如输入信号频率设为100Hz,显示数值为 46。经过观察各个功能模块的输出,通过分析发现问题出在控制电路产生的锁存信号和清零信号的脉冲宽度上,经过闸门电路后的信号、时基信号、锁存信号和清零信号的波形图如图9 所示图 9 信号时序图波形从上到下依次为经过闸门电路后的信号、时基信号、锁存信号和清零信号。当时基信号的 1s 高电

19、平结束时,锁存信号上跳,计数结果显示在数码管上,当锁存信号下跳,清零信号上跳,计数器清零端置“ 1”,直到清零信号脉冲结束,计数重新开始。从图9 中可以看出,清零信号脉冲结束之前,时基信号早已处于高电平,所以计数不是从时基信号上跳时开始计数的, 当 1s 的时基信号高脉冲还没结束时,清零信号又处于高电平状态。显示结果当然不正确。检查逻辑控制部分电路,线路并没有连接错误,将元件参数改小一些后,结果还是没有错误。最后决定将时基信号低电平时间延长,设为2s。由于 555 定时器组成的多谐振荡器输出信号低电平持续时间是小于高电平持续时间的,所以在振荡器的输出加了一个反相器,以达到目的。修改电路后仿真的

20、结果如下:波形正弦波三角波幅值0.550.2频率110001909010999显示数字19991908210波形三角波方波幅值5V0.25频率10050001900019998显示数字10049991899319990当误差最大时,精确度为f / ff 标准f测 / f标准0.008因为 74LS 计数器是异步计数器,所以频率越高计数速度越慢。5 实物测试结果分析对所做实物进行测试时采用了先整体后局部的测试方法。整体测试:对电路进行整体测试时,数码管显示乱码,没有实现对频率进行测量的功能。故对电路进行分级测试,查看各部分功能是否实现。局部测试 :由 555 定时器构成的时基电路实现设计所要求的

21、矩形波发生器这一功能,高电平持续时间为 1s,低电平持续时间为 2s;由 555 定时器构成的施密特触发器实现了对波形进行整形的功能;基于74LS273 的锁存电路部分能够实现对计数信号的锁存;基于74LS48 的译码显示电路部分能够实现对锁存信号的译码显示功能。此外,由 3DG130 构成的放大电路,基于 74LS90的计数电路和基于74LS00 的清零电路都因为存在细节问题而暂时实现不了各自的功能,有待进一步检查修改。0.45 Rext Cext ,但是6 体会与心得在这次数字电子技术课程设计中,虽然应用的都是在书本上学过的知识,但是只有应用到实际中才算真正的学懂了这些知识。 本次数字频率计的涉及到了三极管放大电路、 555 应用,单稳态触发器的延时应用,时序电路的计数、锁存,组合电路的译码显示等。涉及了数电所学的大部分内容。通过这次课程设计实践巩固了学过的知识并能够较好的利用。这对自己是一次很好的实践锻炼机会。课程设计实践不单是将所学的知识应用于实际,在设计的过程中,只拥有理论知识是不够的。逻辑思维、电路设计的步骤和方法、考虑问题的思路和角度等也是很重要,需要我们着重注意锻炼的能力。在这次设计中还发现理论与实际常常常存在很大差距。譬如在这次设计中一开始仿真的结果和实际差距很大,通过对每个功

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论