第17章触发器和时序逻辑电路

1、17.1 触发器的电路结构与特点触发器的电路结构与特点17.2 触发器逻辑功能分类及其与电路结构的关系触发器逻辑功能分类及其与电路结构的关系 17.3 时序逻辑电路的分析方法时序逻辑电路的分析方法17.4 常用的时序逻辑电路常用的时序逻辑电路17.5 由由555定时器组成的单稳态触发器定时器组成的单稳态触发器 和无稳态触发器和无稳态触发器 触发触发。17.1 触发器的电路结构与特点触发器的电路结构与特点 在上章所讨论的门电路与组合逻辑电路中，它的输出变量在上章所讨论的门电路与组合逻辑电路中，它的输出变量状态完全由当时的输入变量的组合状态来决定，而与电路的原状态完全由当时的输入变量的组合状态来决

2、定，而与电路的原来的状态无关，这类电路的共同特点是，不存在内部反馈、不来的状态无关，这类电路的共同特点是，不存在内部反馈、不具有记忆功能。现讨论如图具有记忆功能。现讨论如图17.1所示的一类有反馈的电路。所示的一类有反馈的电路。 图图17.1 有反馈和记忆的逻辑电路有反馈和记忆的逻辑电路 图图17.1 有反馈和记忆的逻辑电路有反馈和记忆的逻辑电路 在图在图17.1中，当中，当 、 时，输出时，输出 。若此时。若此时 由由0变为变为1， 仍然为仍然为1，即，即 ，此时输出，此时输出 保持为保持为0；当；当 、 =0时，输出时，输出 1。若此时。若此时 由由0变为变为1，而，而 仍然为仍然为1，即

3、，即 ，此时输出，此时输出 保持为保持为1。由此可见，当输入信号。由此可见，当输入信号 时，输出时，输出 即可以为即可以为0，又可以为，又可以为1，输出，输出 的状态与的状态与过去的输入有关。这一电路的输出不仅与当前的输入有关，而过去的输入有关。这一电路的输出不仅与当前的输入有关，而且还与输入信号的变化过程有关，即该电路具有记忆功能。且还与输入信号的变化过程有关，即该电路具有记忆功能。 0R1S 0Q RS 1S R Q1R S0QSR 1S R Q 1S R QQ图17.2 基本触发器的逻辑电路 在图在图17.1的输出端增加一个输出信号的输出端增加一个输出信号 ，如图，如图17.2所示，则所

4、示，则构成一个基本的触发器电路。构成一个基本的触发器电路。Q触发器有以下两个基本特性：触发器有以下两个基本特性： （1）有两个稳态，可分别表示二进制数码）有两个稳态，可分别表示二进制数码0和和1，无外触发时可维持稳态。，无外触发时可维持稳态。 （2）外触发下，两个稳态可相互转换（称）外触发下，两个稳态可相互转换（称翻转）。翻转）。 触发器电路的特点是：在电路上具有信号触发器电路的特点是：在电路上具有信号反馈，在功能上具有记忆功能。反馈，在功能上具有记忆功能。触发器电路的分类有以下三种基本方式：触发器电路的分类有以下三种基本方式：（1）按稳定工作状态分：双稳态触发器、）按稳定工作状态分：双稳态触

5、发器、单稳态触发器、无稳态触发器。单稳态触发器、无稳态触发器。（2）按结构分：基本）按结构分：基本 触发器、同步触触发器、同步触发器、主从触发器、边沿触发器。发器、主从触发器、边沿触发器。（3）按逻辑功能分：）按逻辑功能分： 触发器、触发器、 触发触发器、器、 触发器、触发器、 和和 触发器。触发器。RSJKDTTRS17.2 触发器逻辑功能分类及其与电路触发器逻辑功能分类及其与电路 结构的关系结构的关系 1、工作原理、工作原理 两输入端两输入端反馈线反馈线两互补两互补输出端输出端 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系101设触发器原态设触发器原态为为“1”态。态。翻转为翻转为

6、“0”态态(1) SD=1，RD = 0.G1&.&G2设原态为设原态为“0”态态10触发器保持触发器保持“0”态不变态不变复位复位.G1&.&G2 结论结论: 不论触发器原来不论触发器原来 为何种状态，当为何种状态，当 SD=1， RD=0时时，将使将使触发器触发器 置置“0”或称为或称为复位复位。设原态为设原态为“0”态态0翻转为翻转为“1”态态(2) SD=0，RD = 1.G1&.&G2设原态为设原态为“1”态态01触发器保持触发器保持“1”态不变态不变置位置位.G1&.&G2 结论结论: 不论触发器原来不论触发器原来为何

7、种状态，当为何种状态，当 SD=0，RD=1时时，将使将使触发器置触发器置“1”或称为或称为置位置位。设原态为设原态为“0”态态1保持为保持为“0”态态(3) SD=1，RD = 1.G1&.&G2设原态为设原态为“1”态态11触发器保持触发器保持“1”态不变态不变.G1&.&G2当当 SD=1，RD=1时时，触，触发器保持原来的状态，发器保持原来的状态，即即触发器具有保持、记触发器具有保持、记忆功能忆功能。110011111110若若G1先翻转，则触发器为先翻转，则触发器为“0”态态“1”态态(4) SD=0，RD = 0.G1&.&G210当

8、信号当信号SD= RD = 0同同时变为时变为1时，由于与非时，由于与非门的翻转时间不可能门的翻转时间不可能完全相同，触发器状完全相同，触发器状态可能是态可能是“1”态，也态，也可能是可能是“0”态，不能态，不能根据输入信号确定。根据输入信号确定。基本基本RS触发器的状态真值表触发器的状态真值表 RSnQ功能功能0001不定不定禁用禁用01010置置010011置置1110101保持保持1nQ图17.5 基本RS触发器的输出波形 1.基本触发器是双稳态器件，只要令基本触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况，触发器即保持原态。稳态情况下，两个输出互补。一般定义下，两

9、个输出互补。一般定义Q为触发器为触发器的状态。的状态。 2. 在控制端加入负脉冲，可以使触在控制端加入负脉冲，可以使触发器状态变化。发器状态变化。SD端加入负脉冲，使端加入负脉冲，使Q = 1，SD称为称为“置位置位”或或“置置 1 ”端；端；RD端端加入负脉冲，使加入负脉冲，使 Q = 0，RD 称为称为“复位复位”或或“ 清清 0 ”端。端。17.2.2 时钟时钟 触发器触发器 RS导引电路导引电路基本基本R-S触发器触发器时钟时钟 触发器逻辑符号触发器逻辑符号 RS当当CP=0时时当当 CP= 1 时时当当 CP = 1 时时(1) S=0, R=0触发器保持原态触发器保持原态触发器状态

10、由触发器状态由R，S 输入状态决定。输入状态决定。(2) S = 0, R= 1触发器置触发器置“0”(3) S =1, R= 0触发器置触发器置“1”(4) S =1, R= 1当时钟由当时钟由 1变变 0 后后 触发器状态不定触发器状态不定图图17.7 时钟时钟RS触发器的波形图触发器的波形图17.2.3 JK触发器触发器 1、主从、主从JK触发器的逻辑图触发器的逻辑图 主从主从JK触发器的触发器的逻辑符号逻辑符号 010C01F主主封锁封锁C高电平时触发器接收信号高电平时触发器接收信号并暂存（即并暂存（即F主主状态由状态由J、K决定，决定，F从从状态保持不变）。状态保持不变）。要求要求C

11、高电平期间高电平期间J、K的的状态保持不变。状态保持不变。C下降沿下降沿( )触发器翻转触发器翻转（ F从从状态与状态与F主主状态一致）。状态一致）。C低电平时低电平时,F主主封锁封锁J、K不起作用不起作用 JK触发器的触发器的J、K信号端与信号端与RS触发器的触发器的R、S信号信号之间的关系为之间的关系为 nSJQnRKQ将上式代入将上式代入RS触发器的特征方程触发器的特征方程1nnnnQJQKQ Q得到得到JK触发器的特征方程触发器的特征方程 1nnnQJQKQ(1)J=1, K=1 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态设触发器原设触发器原态为态为“1”态态为为“？

12、”状态状态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(2)J=0，K=1 设触发器原设触发器原态为态为“1”态态翻转为翻转为“0”态态设触发器原设触发器原态为态为“0”态态为为“？”态态(3)J=1，K=0 设触发器原设触发器原态为态为“0”态态翻转为翻转为“1”态态设触发器原设触发器原态为态为“1”态态为为“？”态态(4)J=0，K=0 设触发器原设触发器原态为态为“0”态态保持原态保持原态C高电平时高电平时F主主状态状态由由J、K决定，决定，F从从状状态不变。态不变。C下降沿下降沿( )触发器触发器翻转翻转（ F

13、从从状态与状态与F主主状态一致）。状态一致）。JK触发器的状态真值表触发器的状态真值表 JKnQ1nQnQnQ功能功能0001保持保持01010置置010011置置11101翻转翻转JK触发器的输出波形图触发器的输出波形图 17.2.4 D触发器触发器 基本基本R-S触发器触发器导引电路导引电路G1、G2组成基本触发器，组成基本触发器，G3、G4组成时钟控制电路，组成时钟控制电路，G5、G6组成数据输入电路。组成数据输入电路。 维持阻塞型维持阻塞型D触发器的逻辑符号和波形图触发器的逻辑符号和波形图 Qn+1 =Dn；1nQDD触发器的特性方程为触发器的特性方程为 D触发器的逻辑状态表触发器的逻

14、辑状态表 nQ1nQD功能功能0010置置01011置置1已知已知D触发器的特征方程为触发器的特征方程为 ，JK触发器的特征方程为触发器的特征方程为 。比较两个触发器的特征方程，比较两个触发器的特征方程， 求得转换电路的方程求得转换电路的方程:1nQD1nnnQJQKQnnDJQKQ如果用与非门实现上述表达式，则如果用与非门实现上述表达式，则 nnDJQKQ D触发器和转换电路构成的触发器和转换电路构成的JK触发器触发器 0J 0K nDQ11nQ1J 0K 1D 0J 1K 0D 10nQ1K 1J 1nnDQQ1nnQQJK触发器的特征方程为触发器的特征方程为 1nnnQJQKQD触发器的

15、特征方程为触发器的特征方程为 1nQD将将D触发器的特征方程进行下面的变换触发器的特征方程进行下面的变换 1()nnnnnQDD QQDQDQJDKD令令JKD则可将则可将触发器的逻辑功能转换成触发器的逻辑功能转换成触发器的逻辑功能。触发器的逻辑功能。 JK触发器转换成触发器转换成D触发器的逻辑功能图和符号触发器的逻辑功能图和符号 D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn17.3 时序逻辑电路的分析方法时序逻辑电路的分析方法 17.3.1 时序逻辑电路概述时序逻辑电路概述1、时序电路的特点及其结构、时序电路的特点及其结构 时序逻辑电路结构图时序

16、逻辑电路结构图 组合逻辑电路至少有组合逻辑电路至少有一个输出反馈到存储一个输出反馈到存储电路的输入端，存储电路的输入端，存储电路的状态至少有一电路的状态至少有一个作为组合电路的输个作为组合电路的输入，与其它输入信号入，与其它输入信号共同决定电路的输出共同决定电路的输出时序电路的特点：时序电路的特点：（1）含有具有记忆元件）含有具有记忆元件（最常用的是触发器）。（最常用的是触发器）。（2）具有反馈通道。）具有反馈通道。时序电路的分类时序电路的分类 穆尔型（穆尔型（Moore）电路）电路米里型（米里型（Mealy）电路）电路 分析时序逻辑电路的一般步骤分析时序逻辑电路的一般步骤 1 1由逻辑图写出

17、下列各逻辑方程式：由逻辑图写出下列各逻辑方程式： （1 1）各触发器的时钟方程。）各触发器的时钟方程。 （2 2）时序电路的输出方程。）时序电路的输出方程。 （3 3）各触发器的驱动方程。）各触发器的驱动方程。 2 2将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。状态方程。 3 3根据状态方程和输出方程，列出该时序电路的状态表，画出状根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。态图或时序图。 4根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。根据电路的状态表或状态图说明给定时序逻辑电路的逻辑

18、功能。17.4 常用的时序逻辑电路常用的时序逻辑电路 17.4.1 寄存器与移位寄存器寄存器与移位寄存器 N 寄存器的功能是存放二进制数码，就必须具有记忆单元，即寄存器的功能是存放二进制数码，就必须具有记忆单元，即触发器，每个触发器能存放一位二进制码，存放位数码就应具触发器，每个触发器能存放一位二进制码，存放位数码就应具有个触发器。寄存器为了保证正常存放数码，还必须有适当的有个触发器。寄存器为了保证正常存放数码，还必须有适当的门电路组成控制电路。下面介绍两种寄存器门电路组成控制电路。下面介绍两种寄存器 2位代码寄存器位代码寄存器 2位代码寄存器双拍工作方式位代码寄存器双拍工作方式 先由负脉冲清

19、零，再由正脉冲接收输入代码。先由负脉冲清零，再由正脉冲接收输入代码。 2位代码寄存器单拍工作方式位代码寄存器单拍工作方式 不需要事先清零。凡有置不需要事先清零。凡有置0、置、置1功能的各种触发器均可作寄存器功能的各种触发器均可作寄存器。 数码寄存器数码寄存器 输入端是输入端是4个与门，输入四位二进制数个与门，输入四位二进制数 。03dd 当与门的输入信号当与门的输入信号 时，把输入与门打开，时，把输入与门打开， 便可输便可输入。当时钟脉冲入。当时钟脉冲 时，时， 以取反的方式寄存在以取反的方式寄存在 4 个个D触触发器的发器的 端。输出端端。输出端 是是4个三态非门。取出数据时，使个三态非门。

20、取出数据时，使三态门的输出端控制信号三态门的输出端控制信号 ， 便可从三态门的便可从三态门的 端输出。端输出。1IE 03dd1CP 03dd03FFFFQ1OE 03QQ03dd由由JK触发器组成的四位移位寄存器触发器组成的四位移位寄存器 FFFF0 0接成触发器，数码由接成触发器，数码由D D端输入端输入 。 移位一次，存入一个新数码，直到第四个脉冲的下降沿来到移位一次，存入一个新数码，直到第四个脉冲的下降沿来到时，存数结束。这时，可以从时，存数结束。这时，可以从4 4个触发器的个触发器的Q Q端得到并行的数码端得到并行的数码输出。输出。 移位寄存器的状态表移位寄存器的状态表 3Q2Q1Q

21、0Q移位移位脉冲脉冲寄存器中的数码寄存器中的数码移位过移位过程程00000清清 零零10001左移一左移一位位20010左移二左移二位位30101左移三左移三位位41011左移四左移四位位左移寄存器波形图左移寄存器波形图12345678C111111DQ0Q3Q2Q1111待存待存数据数据0111JKJK型触发器构成的四位异步二进制加法计数器型触发器构成的四位异步二进制加法计数器 每个触发器的每个触发器的J J、K K端悬空，相当于端悬空，相当于“1”1”，故具有计数功能。，故具有计数功能。触发器的进位脉冲从触发器的进位脉冲从Q Q端输出送到相邻高位触发器的端输出送到相邻高位触发器的C C，这

22、符合，这符合主从型触发器在输入正脉冲的下降沿触发的特点。主从型触发器在输入正脉冲的下降沿触发的特点。 工作波形图工作波形图 同步计数器组成原则：同步计数器组成原则：根据翻转条件，确定触发器级间连接方式根据翻转条件，确定触发器级间连接方式 找出找出J J、K K输入端的连接方式输入端的连接方式 。构成原则：构成原则： 对一个多位二进制数来讲，当在其末尾上加对一个多位二进制数来讲，当在其末尾上加1 1，若要使第若要使第 位改变（由位改变（由0 0变变1 1，或由，或由1 1变变0 0），则第），则第 位以下皆应为位以下皆应为1 1 。ii 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0

23、1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(C)FF0每输入一每输入一C翻一次翻一次FF1FF2FF3J0 =K0 =1Q0 =1J1 =K1 = Q0Q0 = Q1 = 1J2 =K2 = Q1 Q0Q0 = Q1 = Q2 = 1J3 =K3= Q1 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0四位同步二进制加法计数器的逻辑图四位同步二进制加法计数器的逻辑图 每个触发器有多个每个触发器有多个J J端和端和K K端，端，J J端之间和端

24、之间和K K之间之间都是都是“与与”的逻辑关系的逻辑关系 在上述的四位二进制加法计数器中，当输入第在上述的四位二进制加法计数器中，当输入第1616个计数个计数脉冲时，又将返回初始状态脉冲时，又将返回初始状态“0000”0000”。如果还有第五位触发。如果还有第五位触发器的话，这时应是器的话，这时应是“10000”10000”，即十进制数，即十进制数1616。但是现在只有。但是现在只有四位，这个数就记不下来，这称为计数器的溢出。四位，这个数就记不下来，这称为计数器的溢出。 因此，四位二进制加法计数器，能记得的最大十进制数为因此，四位二进制加法计数器，能记得的最大十进制数为 。 位二进制加法计数器

25、，能记的最大十进制数位二进制加法计数器，能记的最大十进制数为为 。42115 n21nRDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2C计数脉冲计数脉冲 C0= C K0 =1 J0 =Q2K1 =1 J1 =1C1= Q0J2=Q0Q1K2 =1C2= C RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2C计数脉冲计数脉冲 C0= C=0 K0 =1 J0 =Q2=1 K1 =1 J1 =1 C1= Q0=0J2=Q0Q1=0K2 =1C2= C=0 RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2C计数脉冲计数脉冲011111 0111110111111111

26、11011101011111000010012010301141005000C1= Q0C12345Q0Q1Q21、同步十进制计数器、同步十进制计数器 二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(C)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890十进制加法计数器状态表十进制加法计数器状态表 3Q2Q1Q0Q脉冲数脉冲数（CP） 二进制数二进制数十进制数十进制数000000100011200102300113401004501

27、015601106701117810008910019100000进位进位 0(2)R0(1)R 0CP1CP0(1)R0(2)R3Q2Q1Q0Q321Q Q QCP3210Q Q QQ二进制数，五进制计数，十进制计数， 110 0000 11 00000 0 111001 0111010有有0有有0 输出0CPCPCP0Q （2）只输入计数脉冲）只输入计数脉冲 ，由，由 、 、 端输出，端输出，为五进制计数器为五进制计数器 01J 01K 13JQ11K 21J 21K 321JQ Q31K 0Q13FFFF1CP3Q2Q1Q0Q1CP0CP CP3Q2Q1Q0Q（ 000000100011200102300113401004501015 21Q 11Q 01R02R RCiu(地地)ucR1ui+C1+C2QQRDSD5K5K5KVAVB T1348(复位端复位端)uO65272/3 UCC1010Q=1010 110Q=0+UCC48562713.0.01F