第13章算术库

1、第第1313章章 算术库算术库 第第13章章 算术库算术库 13.1 比较器模块比较器模块 13.2 计数器模块计数器模块 13.3 差分模块差分模块 13.4 除法模块除法模块 13.5 增益模块增益模块 13.6 递增递减模块递增递减模块 13.7 乘法累加模块乘法累加模块 第第1313章章 算术库算术库 13.1 比较器模块比较器模块 比较器模块(Comparator Block)的功能是比较两个Simulink信号，而后返回一个标志位。此模块自动识别输入数据的类型(如有符号二进制数或无符号整数等)。表13-1给出了比较器模块的参数说明。 图13-1是一个使用了比较器模块的设计实例。 第

2、第1313章章 算术库算术库 表13-1 比较器模块参数说明名 称比较条件表达式说 明Operatora = = b , a = b , a ba = b , a b表示在两个数据总线上需要完成的操作方式第第1313章章 算术库算术库 图图13-1 Comparator Block实例实例第第1313章章 算术库算术库 13.2 计数器模块计数器模块 计数器模块(Counter Block)是一个加减计数器，表13-2是此模块的参数表。第第1313章章 算术库算术库 表13-2 计数器模块参数说明名 称数值和选项说 明Bus typeSigned Integer, Signed Fractio

3、nalUnsigned Integer设定用于计数器的总线的数据格式number of bits. 151选择小数点左侧的计数位数 . number of bits051选择小数点右侧的位数，此选择中，如果不是选为有符号小数，右侧的数应为0Count ModuloUser Defined设定计数周期，即设多少进制计数方式第第1313章章 算术库算术库 13.3 差分模块差分模块 差分模块(Differentiator Block)是一个有符号整数差分器，此模块可用于DSP功能块中，如CIC滤波器。表13-3给出了此模块的参数说明。第第1313章章 算术库算术库 表13-3 差分模块参数说明名

4、称数 值说 明Number of Bits251设置二进制位数第第1313章章 算术库算术库 13.4 除除 法法 模模 块块 除法模块(Divider Block)接受除数和被除数，然后计算出它们的商和余数。其中除数、被除数、商和余数的数据位宽类型是相同的。图13-2是一个使用了除法模块的设计实例。表13-4是此模块的参数表。第第1313章章 算术库算术库 图13-2 除法模块使用实例 第第1313章章 算术库算术库 表13-4 除法模块参数说明名 称数值和选项说 明Bus typeSigned Integer, Signed FractionalUnsigned Integer指定用于除法

5、器的总线的位宽格式number of bits. 151选择小数点左侧的位数 .number of bits051选择小数点右侧的位数只有选择了有符号小数时才能作此选择PipelineOn或Off当选择“On”将增加一级流水线，以增加数据的吞吐量第第1313章章 算术库算术库 13.5 增增 益益 模模 块块 增益模块(Gain Block)的输出等于输入信号乘上一个给定的增益因子。对于引入的增益模块必须在增益参数表中设定一个数值，要求输入信号值与增益因子都必须是标量。 注意：可以在Simulink环境设计中引入增益模块，但此模块只能用于仿真，SignalCompiler无法将其转化为VHDL

6、。表13-5是此模块的参数表。 图13-3是一个使用了Gain 模块的实例。 第第1313章章 算术库算术库 表13-5 增益模块的参数说明 名 称数值与选项说 明Gain ValueUser Defined由用户设定增益值，数值类型是十进制数，此数将对应总线的数据格式Map Gain Value to Bus TypeSigned IntegerS i g n e d FractionalU n s i g n e d Integer将设定的Gain Value转成格式与But对应Gain Value number of bits. 151增益值选择小数点以左的位数，包括增益值的符号位第第1

7、313章章 算术库算术库 . Gain Value number of bits051增益值选择小数点以右的位数。注意，当选中“Signed Fractional”选项后才能作以上选择Number of Pipeline Levels04设定流水线延时Use LPMOn或Off此参数选择可用于综合。当打开“Use LPM”选项时，增益模块就被映射于LPM库中的LPM_MULT功能块，于是VHDL综合器就能调用Altera的LPM_MULT功能块了Use Control InputsOn或Off提示用户是否要使用另加的输入控制信号(如时钟使能和复位信号等)。注意，只有当设置“Number of

8、Pipeline Levels”大于1时才能作此选择第第1313章章 算术库算术库 名 称数值与选项说 明Clock Phase SelectionUser Defined相位选择。只有当“Number of Pipeline Levels”的设置大于1时才能有此选项。这里所选的相位值以一个二进制数来表达。二进制中的1表示在此相位中的模块被使能。例如，二进制数：1：表示模块始终使能，所有的数据都可通过此模块10：表示每隔一个相位模块被使能一次，而只有此时数据才能被通过0100：此模块在4个相位数中的第2相位数输出时才被使能，并且只有在此时数据才能通过。换句话说，在第1、3、4位数出现时，数据无

9、法通过此模块第第1313章章 算术库算术库 图图13-3 使用使用Gain 模块的电路模块的电路第第1313章章 算术库算术库 13.6 递增递减模块递增递减模块 递增递减模块(Increment Decrement Block)产生一个顺时计数序列，其输出可以是有符号整数、无符号整数、有符号二进制小数。对于所有的数据类型，计数序列都是在最低位LSB递增或递减1。表13-6就是这种模块的参数表。模块有一个时钟相位选择控制项，具体说明如表13-6所述。第第1313章章 算术库算术库 表13-6 递增递减模块参数说明名 称数值与选项说 明Bus TypeSigned IntegerSigned F

10、ractionalUnsigned Integer选择用于总线的数据格式(类型) n u m b e r o f bits. 151选择小数点以左的二进制数位，包括符号位 . number of bits051选择小数点以右的二进制数位。注意，这项选择只有选了“Signed Fractional”后才存在第第1313章章 算术库算术库 DirectionI n c r e m e n t o r Decrement选择加法或减法计数Starting ValueUser Defined输入计数初始值U s e C o n t r o l InputsOn 或 Off选“On”表示使用另加的控制输

11、入信号，如时钟使能或复位等C l o c k P h a s e SelectionUser Defined相位选择只有当“Number of Pipeline Levels”的设置大于1时才能有此选项。这里所选的相位值以一个二进制数来表达。二进制中的1表示在此相位中的模块被使能。此选项的功能示例可参考表13-5第第1313章章 算术库算术库 图13-4是一个使用了递增递减模块的示例。图图13-4 Increment or Decrement应用实例应用实例第第1313章章 算术库算术库 13.7 乘法累加模块乘法累加模块 乘法累加模块(Multiply Accumulate Block)是由

12、一个乘法器和一个累加器构成的模块。其输入的数据类型可以是有符号整数、无符号整数、有符号二进制小数。表13-7是此模块的参数表。第第1313章章 算术库算术库 表13-7 乘法累加模块参数说明名 称数值与选项说 明Bus TypeSigned IntegerS i g n e d FractionalU n s i g n e d Integer选择用于总线的数据格式(类型)Input A number of bits. 151选择小数点以左的二进制数位，包括符号位Input A . number of bits051选择小数点以右的二进制数位。注意，这 项 选 择 只 有 在 选 了 “ S

13、i g n e d Fractional”后才存在Input B number of bits. 151选择小数点以左的二进制数位，包括符号位第第1313章章 算术库算术库 Input B . number of bits051选择小数点以右的二进制数位。注意，这 项 选 择 只 有 在 选 了 “ S i g n e d Fractional”后才存在DirectionIncrement orDecrement选择加法或减法计数Output Result Bits151选择输出的位数Pipeline RegisterNone, Data InputsM u l t i p l i e r O

14、utputData Inputs andMultiplier确定是否要将流水线方式加到数据的输入端或/和乘法器的输出端，或两个端口都不加第第1313章章 算术库算术库 AccumulatorDirectionAdd, Subtract选择累加器对乘法器计算出的结果作加法还是作减法运算Use Control InputsOn 或 Off选择是否使用其它控制信号Create OverflowOutput PortOn 或 Off选择是否使用累加器的溢出端Use DedicatedCircuitryOn 或 Off如果目标器件是Stratix 系列器件，选“On”表示将设计系统中的功能块用Strat

15、ix器件中的专用IP宏单元实现，但若目标器件不是Stratix器件，则使用普通的逻辑宏单元实现第第1313章章 算术库算术库 图13-5是一个使用了乘法累加器模块的设计实例。 图图13-5 乘法累加器模块应用示例乘法累加器模块应用示例第第1313章章 算术库算术库 13.8 乘加模块乘加模块 乘加模块(Multiply Add Block)由一个或多个乘法器与一个并行加法器构成，其中所有的乘法器的输出都进入加法器中进行操作。输入数据的数据类型可以是有符号整数、无符号整数、有符号二进制小数。表13-8是此模块的参数表。 图13-6是使用乘加模块的一个示例。第第1313章章 算术库算术库 图图13

16、-6 使用乘加模块实例使用乘加模块实例第第1313章章 算术库算术库 表13-8 乘加模块参数说明名 称数值与选项说 明N u m b e r o f Multipliers2、3、4选择馈入加法器的乘法器数量Bus TypeSigned IntegerSigned FractionalUnsigned Integer选择用于总线的数据格式(类型)Inputs number of bits.151选择小数点以左的二进制数位，包括符号位Inputs . number of bits051选择小数点以右的二进制数位。注 意 ， 这 项 选 择 只 有 在 选 了“Signed Fractional

17、”后才存在第第1313章章 算术库算术库 Adder ModeAdd Add, Add SubSub Add, Sub Sub选择加法器操作方式Output Result Bits151选择输出的位数Pipeline RegisterNo Register, Inputs OnlyMultiplier Only,Adder OnlyInputs and MultiplierInputs and AdderMultiplier and AdderInputs Multiplier and Adder选择需要加入流水线结构的诸电路单元第第1313章章 算术库算术库 名 称数值与选项说 明Use C

18、lock EnableOn 或 Off选择是否使用另加的时钟控制Use DedicatedCircuitryOn 或 Off如果目标器件是Stratix 系列器件，选“On”表示将设计系统中的功能块用Stratix器件中的专用IP宏单元实现。但若目标器件不是Stratix器件，则使用普通的逻辑宏单元实现One Input is ConstantOn 或 Off如果要选择某一输入端输入一常数，可 选 “ O n ” ， 这 个 选 择 应 当 与“Constant Values”参数项一同选中Constant ValuesUser Defined可由用户在此栏中输入一个常数作为MATLAB数列。

19、此项只有在选中“One Input is Constant”后才有意义第第1313章章 算术库算术库 13.9 并行加减法器模块并行加减法器模块 并行加减法器模块(Parallell Adder Subtractor Block)接受任何数据类型的输入数据。如果输入数据的位宽不同，则SignalCompiler将对数据位进行扩充使所有输入数据位宽等于原最宽的输入数据宽度，所生成的VHDL设计中将此结构进行优化，平衡加法数据通道的位宽。表13-9是此模块的参数表。图13-7是并行加减法模块的应用实例第第1313章章 算术库算术库 表13-9 并行加减法器模块参数说明名 称数值与选项说 明Numb

20、er of Inputs216选择输入数据的数目Add (+) Sub (- )User Defined对每一端口，选择(+)或(-)，规定作加法或减法操作。如对3个端口的情况，选 + - + ，则 产 生 a b + c 的 操 作 方 式 。 注 意SignalCompiler不接受连续两个减号( - )的选择，但- + - 的方式是正确的PipelineOn或Off若对此项选“On”，则流水线延迟等于Ceil (lb 输入数 )第第1313章章 算术库算术库 Use Con t r o l InputsOn或Off选“On”表示使用另加的控制输入信号，如时钟使能或复位等Clock Pha

21、se SelectionUser Defined相位选择。只有当“Number of Pipeline Levels”的设置大于1时才能有此选项。这里所选的相位值以一个二进制数来表达。二进制中的1表示在此相位中的模块被使能此选项的功能示例可参考表13-5第第1313章章 算术库算术库 图图13-7 并行加减法器使用电路并行加减法器使用电路第第1313章章 算术库算术库 13.10 乘积模块乘积模块 乘积模块(Product Block)支持两个标量的输入(非多维的Simulink信号)。注意，Simulink软件提供Product模块，但如果在Simulink环境中使用Product模块，只能

22、用于仿真而不能被SignalCompiler转化成VHDL。因此，如果在SignalCompiler工具栏使用Product模块，只能把它作为一个黑盒子处理，否则将报错。而这个黑盒子在一定条件下可以用LPM模块来代替。表13-10是此模块的参数表。图13-8是Product模块的应用实例。 第第1313章章 算术库算术库 表13-10 乘积模块参数说明名 称数值与选项说 明Pipeline04取Pipeline值作为延时Use LPMOn或Off这个参数的选择是用于综合的。当选“Use LPM” 为 “On”时，设计中的Product模块将映射为LPM_MULT，并从其库中调用和综合；如果选“

23、Off”，VHDL综合器就使用负号操作符作Product模块Use DedicatedM u l t i p l i e r CircuitryOn或Off若选择“On”，将使适配器对设计模块用Mercury或Stratix器件中专用硬件乘法器核来实现。如果目标器件不是上述系列，则此项选择被忽略第第1313章章 算术库算术库 U s e C o n t r o l InputsOn或Off选“On”表示使用另加的控制输入信号，如时钟使能或复位等C l o c k P h a s e SelectionUser Defined相位选择，只有当“Number of Pipeline Levels”

24、的设置大于1时，才能有此选项。这里所选的相位值以一个二进制数来表达。二进制中的1表示在此相位中的模块被使能。此选项的功能示例可参考表13-5第第1313章章 算术库算术库 图图13-8 Product模块的应用电路示例模块的应用电路示例第第1313章章 算术库算术库 13.11 其它算术模块其它算术模块 13.11.1 SOP TAP模块模块 SOP TAP模块的功能是对24阶的乘积进行相加求和。这个模块的操作方程如下： 若阶数选择为2，有q = c0 din ( n ) + c1 din ( n 1 )若阶数选择为4，有q = c0din ( n ) + c1din ( n 1 ) + c2din ( n 2 ) + c3din ( n 3 )第第1313章