网络工程师模拟题及答案解析第十九套

1、网络工程师模拟题及答案解析第十九套 以下关于进程的描述，错误的是(1) 。(1)A) 进程是动态的概念B)进程执行需要处理机C)进程是有生命期的D)进程是指令的集合答案： (1)D解析：进程是任务的执行者。程序只是存贮在盘上的可执行映像里面的机器指令和数据的集合。因此是被动的实体。进程可以被看作正在运行的计算机程序。进程是一个动态实体。随着处理器执行着机器指令而不断变化。除了程序中的指令和数据之外，进程中还包括了程序计数器。CPU的所有寄存器。堆栈 ( 包含着象过程参数，返回地址，保存的变量等临时数据 ) 。因此 D是错误的。进程在其生命周期内要使用许多系统资源，它要用 CPU运行指令，用物理

2、内存存贮指令和数据等等。 以下描述 (2) 符合 RISC芯片的特点。(2)A) 指令数量较多，采用变长格式设计，支持多种寻址方式B)指令数量较少，采用定长格式设计，支持多种寻址方式C)指令数量较多，采用变长格式设计，采用硬布线逻辑控制为主D)指令数量较少，采用定长格式设计，采用硬布线逻辑控制为主答案： (2)D解析： 1975年。 IBM的设计师 John Cocke 研究了当时的 IBM370CISC系统，发现其中占总指令数仅20%的简单指令却在程序调用中占了80%，而占指令数 80%的复杂指令却只有 20%的机会用到。由此，他提出了 RISC的概念。RISC的最大特点是指令长度固定。指令

3、格式种类少，寻址方式种类少，大多数是简单指令且都能在一个时钟周期内完成，易于设计超标量与流水线，寄存器数量多，大量操作在寄存器之间进行。单个磁头是以 (3) 方式向盘片的磁性涂层上写入数据的。(3)A) 并行B)并一串行C)串行D)串一并行答案： (3)C解析：在磁盘驱动器向盘片的磁性涂层写入数据时，均是以串行方式一位接着一位的顺序记录在盘片的磁道上。 主存储器和 CPU之间增加高速缓冲存储器(Cache) 的目的是 (4) 。(4)A) 解决 CPU、主存速度匹配B)增加 CPU通用寄存器数量C)扩大主存容量D)扩大主存容量和增加 CPU通用寄存器数量答案： (4)A解析：在计算机的发展过程

4、中，主存速度比中央处理器的速度要慢得多。是中央处理器的高速处理能力的不到充分的发挥，整个计算机的工作效率受到影响。为了缓和主存与中央处理器之间速度不匹配的矛盾。通常在存储层次上采用高速缓冲存储器，即 Catch 。虚拟存储，就是把多个存储介质模块 ( 如硬盘、 RAID)通过一定的手段集中管理起来，所有的存储模块在一个存储池 (Storage Pool) 中得到统一管理。虚拟存储管理系统是以程序的 (5) 理论为基础的，其基本含义是指程序执行时往往会不均匀地访问主存储器单元。根据这个理论， Den- ning 提出了工作集理论。工作集是进程运行时被频繁地访问的页面集合。在进程运行时，如果它的工

5、作集页面都在 (6) 内，能够使该进程有效地运行，否则会出现频繁的页面调入 / 调出现象。(5)A) 全局性B)局部性C)时间全局性D)空间全局性(6)A)主存储器B)虚拟存储器C)辅助存储器D)优盘答案： (5)B(6)A解析： (5)所谓虚拟存储，就是把多个存储介质模块( 如硬盘、 RAID)通过一定的手段集中管理起来，所有的存储模块在一个存储池(Storage P001)中得到统一管理，从主机和工作站的角度，看到就不是多个硬盘，而是一个分区或者卷 , 就好象是一个超大容量 ( 如IT 以上 ) 的硬盘。这种可以将多种、多个存储设备统一管理起来，为使用者提供大容量、高数据传输性能的存储系统

6、，就称之为虚拟存储。(6) 一个进程如果要有效的运行，就必须将其所需的资源调入内存 ( 主存储器 ) 。否则会出现频繁的页面调入 / 调出现象。输入输出系统与主机交换数据用的主要三种方式，即程序控制方式，中断控制方式， DMA方式，其中描述正确的是 (7) 。(7)A) 程序控制方式最节省 CPU时间B)中断方式最耗费 CPU时间C)DMA方式在传输过程中需要 CPU的查询D)中断方式无需 CPU主动查询和等待外设答案： (7)D解析：程序控制方式，程序控制方式是指CPU与外设间的数据传送是在程序的控制下完成的一种数据传送方式，这种方式又分为无条件传送和条件传送二种。这种 I/O 方式中，程序

7、设计简单，硬件软件较省，但费时，CPU效率较低，实时性差，主要用于中低速外设和实时性要求不高的场合。中断控制方式，中断控制方式是指利用中断技术控制CPU与外设进行数据传送的一种方式。这种方式实时性好，不需要反复查询等待。减少了CPU等待时间， CPU与外设可并行工作，但这种方式需要进行现场保护及恢复其工作，仍花费 CPU时间。DMA方式， DMA方式是指由专门硬件控制，不需CPU介入，直接由存储器与外设进行数据传送的方式，这种方式不需CPU介入，减少了 CPU的开销，能实现高速的数据块传送，提高了效率。但这种方式增加了硬件开销，提高了系统的成本。计算机指令系统通常采用多种确定操作数的方式。当操

8、作数直接给出时，这种寻址方式叫作(8) ，在这种方式下，操作数直接包含在指令中; 当操作数的地址由某个指定的变址寄存器的内容与位移量相加得到时，叫作上堕; 如果操作数的地址是主存中与该指令地址无关的存储单元的内容，叫作(10) 。(8)A) 问接寻址B)相对寻址C)变址寻址D)立即数寻址(9)A) 变址寻址B)相对寻址C)间接寻址D)立即数寻址(10)A) 堆栈寻址B)间接寻址C)立即数寻址D)相对寻址答案： (8)D(9)A(10)B解析： 1. 立即寻址方式 (Immediate Addressing)在这种方式下，操作数直接包含在指令中，它是一个8位或 16位的常数2. 基址变址寻址方式

9、 (Based Indexed Addressing)操作数的有效地址是一个基址寄存器(BX或BP)和一个变址寄存器 (S1或DI) 的内容之和。3. 寄存器间接寻址方式 (Register Indirect Addressing寄存器间接寻址。寄存器名称外必须加上方括号。以与寄存器寻址方式相区别。这类指令中使用的寄存器有基址寄存器BX、 BP及变址寄存器 Sl 、Dl 。如果指令中指定的寄存器是BX、Sl 或 Dl ，则默认操作数存放在数据段中。如果指令中用寄存器 BP进行间接寻址，则默认操作数在堆栈段中。I/O 端口的编址方法有二种：即I/O 端口单独编址方式和 L/O端口与存储器单元统一

10、编址方式。在某个计算机系统中，内存与I/O 是统一编址的，要靠(11) 区分和访问内存单元和 I/O 设备。(1)A) 数据总线上输出的数据B)不同的地址代码C)内存与 I/O 设备使用不同的地址总线D)不同的指令答案： (1)B解析： I/O 端口的编址方法有二种：即I/O 端口单独编址方式和 I/O 端口与存储器单元统一编址方式。I/O 端口与内存单元地址统一编址方式是将I/O 端口地址与内存地址统一安排在内存的地址空间中, 即把内存的一部分地址分配给I/0端口，由I/O 端口来占用这部分地址。这种方式控制逻辑较简单，I/0端口数目不受限制。所有访问存储器的指令都可用于L/O端口，指令丰富

11、，功能强。但这种方式占用内存空间，而且程序难懂，难调试。I/O 端口单独编址方式中，内存地址空间和I/O 端口地址相对独立， I/0端口单独构成一个空间，不占用内存空间，具有专门的指令，程序易于看懂。但这种方法程序设计不太灵活，控制逻辑较复杂，I/O 端口数目有限。(2) 属于程序查询方式的缺点。(2)A) 程序长B)CPU工作效率低C)外设工作效率低D)I/O 速度慢答案： (2)B解析：程序查询方式又叫程序控制I/0 方式。在这种方式中，数据在CPU相外围设备之间的传送完全靠计算机程序控制，是在CPU主动控制下进行的。当输入 / 输出时。 CPU暂停执行本程序，转去执行输入/ 输出的服务程

12、序，根据服务程序中的 I/O 指令进行数据传送， CPU工作效率低。这是一种最简单、最经济的输入/ 输出方式。它只需要很少的硬件。因此大多数机器特别是在微、小型机中，常用程序查询方式来实现低速设备的输入 / 输出管理。一个 32K× 32位的主存储器，其地址线和数据线的总和为(3) 根。(3)A)64B)47C)48D)36答案： (3)B解析：有题意可知此主存储器是32位的。故总共需要 32根数据线，地址线的数目为 15根(32K为 2的 15次方 ) 。所以总共需要 32+15=47根线。CPU通过 (4) 确定下一条指令的地址，以保证程序能连续执行。(4)A) 指令寄存器B)状

13、态寄存器C)地址寄存器D)程序计数器答案： (4)D解析：程序计数器 PC的作用是用来存放将要执行的指令的地址，程序执行到什么地方。 PC就指到什么地方。它始终跟着程序的执行。PC具有自动加 1的功能，即从存储器中读出一个字节的指令码后,PC自动加 1( 指向下一个存储单元 ) 。假设某计算机字长 32位，存储容量 8MB。按字编址，其寻址范围为(5) 。(5)A)0 1M-1B)02M-1C)04M-1D)08M-1答案： (5)B解析：因为字长为 32位即 4个字节，若按字编址总共有8M/4=2M个地址。(1)A)163B)183C)193D)203答案： (1)D解析：在这种情况下。完成

14、 N=100条指令所需要的时间为：t 取指 +maxt 取指， t 分析 +maxt 取指 ,t 分析， t 执行 *(N-2)+maxt分析 ,t 执行 +t 执行 =2+2+2 *98+2+1=203ns。 为保持存储信息不丢失，在动态存储器件的存储电路中必须有(2) 。(2)A) 数据B)地址C)校验电路D)刷新电路答案： (2)D解析：使用动态存储器件的存储电路必须有刷新电路。以保持存储信息不丢失。数据和地址是存储电路工作中使用的信息。校验电路在存储电路中可有可无。下列属于 PC机的并行接口工作模式的是(3) 。(3)A)SPP、DMA、EPPB)SPP、USB、ECPC)SPP、EP

15、P、ECPD)P1O、USB、SPP答案： (3)C解析：目前 PC机的并行接口有 SPP、EPP、ECP等3种工作模式。 SPP是标准并行接口， EPP是扩展并行接口，ECP是增强扩展并行接口。 I/O 系统主要有 (4) 、(5) 和 (6) 三种方式来与主机交换数据。其中(4)主要用软件方法来实现， CPU的效率低 ;(5) 要有硬件和软件两部分来实现，它利用专门的电路向 CPU中的控制器发出 I/O 服务请求，控制器则 (7) 转入执行相应的服务程序 ;(6) 主要由硬件来实现，此时高速外设和内存之问进行数据交换 (8) 。(4)A) 程序查询方式B)读/ 写文件方式C)数据库方式D)

16、客户 / 服务器方式(5)A)DMA方式B)批处理方式C)中断方式D)数据通信方式(6)A) 中断方式B)DMA方式C)并行方式D)流水线方式(7)A) 立即B)在执行完当前一条指令后C)在执行完当前的一段子程序后D)在询问用户后(8)A) 不通过 CPU的控制，不利用系统总线B)不通过 CPU的控制，利用系统总线C)通过 CPU的控制，不利用系统总线D)通过 CPU的控制，利用系统总线答案： (4)A(5)C(6)B(7)B(8)B解析：该题测验考生对输A/ 输出控制方式的掌握情况。I/O 系统与主机交换数据，最主要的方式有三种，分别是程序查询方式,中断方式和 DMA方式。程序查询方式主要用

17、软件来实现，执行程序时要占用CPU,中断方式要有硬件和软件配合来实现。它利用专门的中断控制逻辑向CPU发出I/O 中断请求。控制器在完成当前指令功能后转入中断处理程序。为I/O 设备服务。DMA方式主要由硬件实现。此时高速外设申请占用系统总线控制权，CPU交出系统总线后。由 DMA控制器控制总线。使外设与内存直接交换数据。不通过 CPU。三个部件的可靠度 R分别是 0.8 ，如果三个部件串联则它们构成的系统的可靠度是 (9) 。A)0.240B)0.512C)0.800D)0.992答案： (9)B解析：本题中有三个部件串联构成系统。其中任何一个部件失效就足以使系统失效。串联系统的可靠度：。虚

18、拟存储器是扩大主存容量而采用的一种设计技巧，下列各项中，(10) 会影响虚拟存储器的大小。 (10)A) 内存容量的限制B)作业的地址空间限制C)外存空间及 CPU地址所能表示范围的限制D)程序大小的限制答案： (10)C解析：虚拟存储器是扩大主存容量而采用的一种设计技巧。他利用作业在只装入部分信息时就可以执行特性和程序执行中表现出来的局部性特性，借助于大容量的辅助存储器实现小贮存空间容纳大逻辑地址空闫的作业。计算机内存中是按字节编址的，现在有一地址范围是从A4000H到CBFFFH，那么此地址范围共占据(1) 个字节。若用存储容量为16K×8bit 的存储芯片构成该内存，至少需要(

19、2) 片。(1)A)80KB)96KC)160KD)192K(2)A)2B)10C)8D)5答案： (1)C(2)B解析：此题主要考查内存地址的相关知识。地址范围是 CBFFFH-A4000H=160K，-1大约是 160K。即共有 160K的存储单元。所以共需 160K*8/(16K*8)=10 片。在计算机处理器中，若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的运行时间分别是：取指时间=2ns，分析时间 =2ns，执行时间 =1ns。200条指令全部执行完毕需 (3)ns 。(3)A)363B)383C)393D)403答案： (3)D解析：本题主要考查指令执行时间的计算问题

20、。CPU的性能主要取决于指令的执行效率。而采用流水线方式大大增加了指令的执行速度。提高了CPU的性能。执行完一条指令用2+2+1=5ns，通过流水线执行指令，每过 2ns就能再执行完下一条指令。总时间是：2+2+1+2*199=403ns。在单指令流多数据计算机(SIMD)中，各处理单元必须 (4) 。(4)A) 以异步方式，在同一时间内执行同一指令B)以同步方式，在同一时间内执行同一指令C)以异步方式，在同一时间内执行不同指令D)以同步方式，在同一时间内执行不同的指令答案： (4)B解析：本题考察了单指令流多数据计算机SIMD的相关概念：SIMD单指令流多数据流计算机一条指令可以同时对多个数

21、据进行运算。在这种处理机中。各处理单元必须以同步方式，在同一时间内执行同一指令。中断响应时间是指 (5) 。(5)A) 从中断处理结束到再次中断请求的时间B)从发出中断请求到中断处理结束所用的时间C)从发出中断请求到进入中断处理所用的时间D)从中断处理开始到中断处理结束所用的时间答案： (5)C解析：本题考察了中断响应时间的概念：中断响应时间是指从发出中断请求到进入中断处理所用的时间。在磁盘中写人数据，如果是单个磁头在向盘片的磁性涂层上写入数据，是以 (6) 方式写入的。(6)A) 并行B)并一串行C)串行D)串一并行答案： (6)C解析：本题考察了磁盘读写的相关概念：单个磁头在向盘片的磁性涂层上写入数据时。是以一串行方式一位接着一位地写入的。某 Cache采用组相联的方式映像，其容量为64块的，字块大小为 128个字，每 4块为一组。若主容量为 4096块，且以字编址，那么主存