存储器扩展与设计

1、存储器系统的设计n所要考虑的问题nCPU总线的负载能力nCPU的时序和存储器存取速度之间的配合n存储芯片的选取及数目n片内寻址和片间寻址地址线的分配n译码电路的选取（有线性译码、全译码和部分译码方式）n数据线、控制线的连接n举例说明举例（1）-线性选择方式nRAM芯片Intel6264容量为8K8位，用2片SRAM芯片6264，组成16K8位的存储器系统。地址选择的方式是将地址总线低13位（A12A0）并行的与存储器芯片的地址线相连，而CS端与高地址线相连。n要求：写出解题步骤和画出系统的电路图。解题步骤n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信号？线形

2、译码方式n需要的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围 62641# A12 A0 CSD7D0 62642# A12 A0 CSD7D0A13M/IOA12A0A12A0D7D0D7D0举例（2）-全译码选作方式n假设一个微机系统的RAM容量为4KB，采用1K8的RAM芯片，安排在64K空间的最低4K位置， A9A0作为片内寻址， A15A10译码后作为芯片寻址n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？全译码方式n需要的控制信号的类型及如何

3、与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围举例（3）-部分译码选择方式n用2K8的RAM芯片6116和74LS138芯片设计一个8K8的存储器系统，使其存储器空间在24000H25FFFH解题步骤n74LS138芯片介绍n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码形成片选信号？部分译码方式n需要的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围74LS138芯片介绍存储器芯片数目的确定n存储器系统的总容量为8K8，即8K字节n每片RAM芯片的容量为2K8，即2K字节n所以：需

4、要芯片总数为_进行片内寻址和片间寻址地址线的分配n由于6116芯片有2K个存储单元，所以需要_根地址线，才能选择其中某一个存储单元n选择8086地址总线A0A19中的低_地址线进行片内寻址n选择8086地址总线A0A19中的高_地址线进行片间寻址11A0A10A11A19片间寻址地址线的译码1# RAM芯片的片选端2# RAM芯片的片选端3# RAM芯片的片选端4# RAM芯片的片选端采用部分译码方式：每个存储器芯片的地址空间nA19 A18 A17=000时n#1: 04000H047FFHn#2: 04800H04FFFHn#3: 05000H05700Hn#4: 05800H05FFFH

5、nA19 A18 A17=001时n#1: 24000H247FFHn#2: 24800H24FFFHn#3: 25000H25700Hn#4: 25800H25FFFHn芯片地址有重叠举例（4）n要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统。n要求：写出解题步骤和画出系统的电路图。解题步骤n存储器芯片数目的确定n进行片内寻址和片间寻址地址线如何分配？n用于片间寻址时，地址线如何译码？n偶地址和奇地址存储体的选择n需要的控制信号的类型及如何与存储器系统中的芯片相连？n画出逻辑电路图n写出各存储器芯片的地址范围芯

6、片数目及片内寻址n对ROM芯片2732（4K8），8K字用_片组成；片内用_根地址线_n对RAM芯片6264（8K8），8K字用_ 片组成；片内用_根地址线_nA0用来作为奇偶存储体的选择信号，不参与片内寻址！412A1A12A1A13213片间寻址地址线的分配n74LS138的输入端C、B、A分别连接地址线A16A14，控制端G1、G2A、G2B分别连接M/IO和A17、A18n74LS138译码器输出Y0、Y1完成ROM和RAM芯片的选择n由于ROM和RAM芯片容量不同，ROM为4K8，需要12根地址线，RAM为8K8，需要13根地址线；因此A13和Y0输出进行二次译码，来选择两组ROM芯

7、片，这样可以保证存储器地址的连续偶地址和奇地址存储体的选择nA0和BHE分别选择偶地址和奇地址存储体；n若A0=0选中偶地址存储体，即连接到数据总线的低8位；若BHE=0选中奇地址存储体，即连接到数据总线的高8位；若A0和BHE均为0，两个存储体全选中，读/写一个字字、字节读写逻辑BHEA0读/写情况00在偶地址读/写一个字01在奇地址读/写一个字节10在偶地址读/写一个字节11无效奇地址字的读取BHEA0数据总线使用情况01先从奇地址读取一个字节，即读取数据总线的高8位(D15D8)，组成字的低位字节10再从相邻的偶地址读取一个字节，即读取数据总线的低8位(D15D8)，组成字的高位字节RA

8、M存储器低8位和高8位的选择n对于第一个RAM芯片6264，由于它有两个片选端CE1和CE2，因此CE1连到74LS138的Y1，CE2连到A0，作为偶地址存储体；n对于第二个RAM芯片6264，CE1直接连到74LS138的Y1，CE2连到BHE，作为奇地址存储体；ROM存储器低8位和高8位的选择n74LS138与A13的译码输出有两个信号，分别选择两个ROM字存储体；n将A0和BHE再与这两个信号进行二次译码，译出四个信号，分别选择两个字存储体中的低位字节和高位字节。二次译码电路图图5-17 12732芯片图5-17 22732芯片第229页CS1和CS3选择的是偶地址存储体CS2和CS4

9、选择的是奇地址存储体控制信号的连接nROM芯片的OE信号连到RD信号，完成数据的读出nRAM芯片的OE信号连到RD信号，完成数据的读出；WE信号连到WR信号，完成数据的写入nM/IO为高电平选择存储器，已连到74LS138的G1端nA0和BHE的连接已呈现于上面的二次译码图每个芯片的地址范围n1#: ROM 00000H01FFFHn2#: ROM 02000H03FFFHn3#: RAM 04000H07FFFHn以上每个地址范围又分成奇地址和偶地址两部分。举例（5）n已知：ROM芯片2732(4K8)，RAM芯片4118(1K 8)，3-8译码器74LS138。用这些芯片设计一个存储器系统，使ROM的存储空间为12K字节，地址范围为0000H2FFFH；RAM的存储空间为2K字