第8章时序逻辑电路16.3

1、1第第 8 章章 时序逻辑电路时序逻辑电路2 时序逻辑电路是非常重要的另一种数字逻辑电路。时序逻辑电路是非常重要的另一种数字逻辑电路。它是数字系统中不可缺少的组成部分。它是数字系统中不可缺少的组成部分。 本章讲述时序逻辑电路的结构模型、特点，讨论时本章讲述时序逻辑电路的结构模型、特点，讨论时序逻辑电路的分析设计方法；并介绍在计算机和其他序逻辑电路的分析设计方法；并介绍在计算机和其他数字系统中广泛应用的时序逻辑功能器件：数字系统中广泛应用的时序逻辑功能器件：计数器计数器和和寄存器寄存器。重点是。重点是计数器计数器的分析和设计的分析和设计。3一一 时序逻辑电路的结构模型及特点时序逻辑电路的结构模型

2、及特点CPQRD1D C1 FFC1 COSiCi-1AiBiCi 右图所示的电路就是一个简单的右图所示的电路就是一个简单的时序逻辑电路时序逻辑电路 串行加法器串行加法器。 电路的一部分是由一位全加器构电路的一部分是由一位全加器构成的成的组合逻辑电路组合逻辑电路；而另一部分则；而另一部分则是由是由D 触发器构成的触发器构成的存储电路存储电路，而，而且且D 触发器的输入和输出构成了时触发器的输入和输出构成了时序逻辑电路的序逻辑电路的反馈回路反馈回路。 因而，时序逻辑电路的构成特点因而，时序逻辑电路的构成特点就是有存储电路，具有记忆功能。就是有存储电路，具有记忆功能。下面观察其工作过程，了解时序电

3、路的工作情况。下面观察其工作过程，了解时序电路的工作情况。串行加法器串行加法器4CPQRD1D C1 FFC1 COSiCi-1AiBiCi图图5-15-1串行加法器串行加法器Ai：Bi：A0 A1 A2 A3 A4 B0 B1 B2 B3 B4 + +C-1S0C0C0C-1 = 0S1C1C1S2C2C2S3C3C3S4C4C4串行加法器的工作过程串行加法器的工作过程51. 结构模型：结构模型：它被反馈到组合电路的输入端，作为组合逻辑电路的它被反馈到组合电路的输入端，作为组合逻辑电路的内部输入信号与外部输入信号共同决定时序逻辑电路内部输入信号与外部输入信号共同决定时序逻辑电路的输出状态。的

4、输出状态。W(W1, W2, , Wk) 是组合逻辑电路的是组合逻辑电路的内部输出信号，也是存储器的激励内部输出信号，也是存储器的激励(驱动驱动)输入信号。输入信号。 这些信号之间的逻辑关系可以表示为：这些信号之间的逻辑关系可以表示为： 这是一个多输入、这是一个多输入、多输出结构的时序多输出结构的时序逻辑电路。逻辑电路。 图中图中Q(Q1, Q2, , Qj) 是存储器的输出信号，是存储器的输出信号，6输出方程：输出方程： Y(tn) = FX(tn), Q(tn) 驱动方程：驱动方程： W(tn) = GX(tn), Q(tn) 状态方程：状态方程： Q(tn+1) = HW(tn), Q(

5、tn)即时序电路可以用三组方程式来描述。为了更直观地即时序电路可以用三组方程式来描述。为了更直观地描述时序电路的工作过程和逻辑功能，还需要列出状描述时序电路的工作过程和逻辑功能，还需要列出状态转移真值表、状态转移图和时序波形图来说明。态转移真值表、状态转移图和时序波形图来说明。7CPQRD1D C1 FFC1 COSiCi-1AiBiCi外部输入信号外部输入信号： Ai 和和 Bi状态变量状态变量： Q Ci - -1对外输出信号对外输出信号： Si激励变量激励变量： D Ci输出方程输出方程：1iiiiCBASniiQBA内输入内输入内输出内输出8CPQRD1D C1 FFC1 COSiCi

6、-1AiBiCi驱动方程驱动方程 (激励方程激励方程)：状态方程状态方程：CPBAQBAiinii)( iiiiiiBACBACD1)(iiniiBAQBA)( 1CPDQn再次强调再次强调：输出方程和驱动方程是组合电路方程，而状态方程：输出方程和驱动方程是组合电路方程，而状态方程 是时序电路是时序电路触发器状态转移方程。触发器状态转移方程。92、时序逻辑电路的特点、时序逻辑电路的特点 结构特点：结构特点：由由组合逻辑电路组合逻辑电路和和存储存储电路电路两部分两部分组组成；其中，存储电路必不可少。存储电路由成；其中，存储电路必不可少。存储电路由触发器触发器或或由具有由具有反馈回路的电路反馈回路

7、的电路构成；构成； 逻辑特点：逻辑特点：任何时刻电路的输出不仅仅取决于该任何时刻电路的输出不仅仅取决于该时刻的时刻的输入信号，输入信号，而且还与电路的而且还与电路的历史状态历史状态有关，即有关，即与以前的输入信号和输出有关。与以前的输入信号和输出有关。 (有有记忆功能记忆功能 ) 而组合逻辑电路仅由若干逻辑门组成，没有存储而组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆功能，电路的输出仅仅取决于当前电路，因而无记忆功能，电路的输出仅仅取决于当前的输入。的输入。101. 按逻辑功能来分类：按逻辑功能来分类： 有有计数器计数器、寄存器寄存器、移位寄存器移位寄存器、读、读/ /写存储写存储

8、 器、器、顺序脉冲发生器顺序脉冲发生器等比较典型、常用的电路。等比较典型、常用的电路。2. 按输入信号的形式可分为：按输入信号的形式可分为： 有有电位控制型时序逻辑电路电位控制型时序逻辑电路和和时钟控制型时序时钟控制型时序 逻辑电路逻辑电路。 电位型时序电路电位型时序电路 状态变化直接受输入电平的控制。状态变化直接受输入电平的控制。二二 时序逻辑电路的分类时序逻辑电路的分类 11 钟控型时序电路钟控型时序电路 状态的转换受时钟控制，只有在时钟状态的转换受时钟控制，只有在时钟上上 升沿升沿/下降沿下降沿才能改变状态。才能改变状态。钟控型钟控型电位型电位型123. 按时钟控制方式分：按时钟控制方式

9、分：同步时序电路同步时序电路： 同步时序电路中所有的触发器由统一的时钟脉冲同步时序电路中所有的触发器由统一的时钟脉冲信号控制。因而触发器的状态是同步翻转的。信号控制。因而触发器的状态是同步翻转的。异步时序电路异步时序电路： 异步时序电路中所有的触发器不是由统一的时钟异步时序电路中所有的触发器不是由统一的时钟脉冲信号控制。因而触发器的状态的翻转不是同步的脉冲信号控制。因而触发器的状态的翻转不是同步的,而是有先有后，即是异步的。而是有先有后，即是异步的。134. 按决定因素分：按决定因素分：146页页米里米里(Mealy)型时序电路型时序电路：莫尔莫尔(Moore)型时序电路型时序电路： 输出不仅

10、与现态有关，而且还取决于电路的输输出不仅与现态有关，而且还取决于电路的输入，入， Y(tn) = FX(tn), Q(tn)，多用于一般时序电路。多用于一般时序电路。 输出仅是现态的函数。输出仅是现态的函数。Y(tn) = FQ(tn)，即输出即输出仅取决于存储电路的状态仅取决于存储电路的状态 ( 尽管存储电路与外部输尽管存储电路与外部输入有关入有关)。多用于计数器多用于计数器，是米里型电路的一种特例。，是米里型电路的一种特例。FH614时序电路的分类和描述时序电路的分类和描述时序电路的分类可以归纳为：时序电路的分类可以归纳为：15 分析的目的分析的目的是是根据给定逻辑电路，确定电路的根据给定

11、逻辑电路，确定电路的类型，找出电路的类型，找出电路的逻辑功能逻辑功能。 时序逻辑电路分析建立在第六章组合逻辑电路时序逻辑电路分析建立在第六章组合逻辑电路和第七章触发器分析方法的基础上，主要利用第七和第七章触发器分析方法的基础上，主要利用第七章学习的触发器的章学习的触发器的状态转移表状态转移表、状态方程状态方程、状态转状态转移图移图、时序图时序图等工具进行分析。等工具进行分析。后面举例说明后面举例说明16一、时序逻辑电路的分析步骤一、时序逻辑电路的分析步骤 时钟方程时钟方程时序逻辑电路的分析步骤的流程图时序逻辑电路的分析步骤的流程图17 时钟方程时钟方程 根据时序逻辑电路图，根据时序逻辑电路图，

12、 写三个逻辑方程式。写三个逻辑方程式。先写出异步时序逻辑电路先写出异步时序逻辑电路的每个触发器的的每个触发器的时钟方程时钟方程，如果是同步时序逻辑电，如果是同步时序逻辑电路，则触发器的路，则触发器的时钟方程时钟方程可以省略不写。可以省略不写。然后写出每个触发器的然后写出每个触发器的 驱动方程驱动方程，也叫激励方程，也叫激励方程:W(tn) = GX(tn), Q(tn)LJ618 时钟方程时钟方程写出时序电路的写出时序电路的输出输出 方程方程:Y(tn) = FX(tn), Q(tn) 根据驱动方程，逐级写根据驱动方程，逐级写出每个触发器的状态方出每个触发器的状态方程，即程，即Q(tn+1)

13、= HW(tn), Q(tn) 根据状态方程和输出方程列出电路的状态转移表，画根据状态方程和输出方程列出电路的状态转移表，画出状态转移图或时序图。出状态转移图或时序图。19 电路的状态转移表、状态转移图或时序图用不同的电路的状态转移表、状态转移图或时序图用不同的表现形式反映了时序逻辑电路的状态转移规律。表现形式反映了时序逻辑电路的状态转移规律。 用文字概括电路的逻辑功能。用文字概括电路的逻辑功能。 例如，例如，时序图时序图是时序电路的工作波形图。它直观地是时序电路的工作波形图。它直观地描述了时序电路的输入信号、时钟信号、输出信号及电描述了时序电路的输入信号、时钟信号、输出信号及电路的状态转换等

14、在时间上的对应关系。路的状态转换等在时间上的对应关系。20例例1: 分析图示时序逻辑电路分析图示时序逻辑电路解解: 由图可见，该电路由由图可见，该电路由2个个JK触发器和一些门电路构触发器和一些门电路构成。各级触发器受同一时钟成。各级触发器受同一时钟CP控制，是同步时序控制，是同步时序逻辑电路。外部输入信号逻辑电路。外部输入信号A，输出信号，输出信号F。 具体分析过程如下。具体分析过程如下。21 写出各级触发器的时钟方程、驱动方程和输出方程。写出各级触发器的时钟方程、驱动方程和输出方程。驱动方程驱动方程:nQATKJ1211 1输出方程输出方程:nnnnnnnnQQAQAQQQAQAQF212

15、12121T触发器触发器注意：注意：电路图中连线上的信号传输方向都是由各器件的某个输出端流向多电路图中连线上的信号传输方向都是由各器件的某个输出端流向多个器件的输入端；或者外输入信号流向多个器件的输入端。个器件的输入端；或者外输入信号流向多个器件的输入端。22 将激励方程代入相应触发器的特征方程求出各触发器将激励方程代入相应触发器的特征方程求出各触发器 的状态方程。的状态方程。nnnnQQKQJQ1111111nnnnQQAQTQ212212 列状态转移表、画状态图和时序图。列状态转移表、画状态图和时序图。23状态转移真值表状态转移真值表:nnQQ111nnnQQAQ2112nnnnQQAQA

16、QF2121输出输出次次 态态现现 态态输入输入00001111A当当 A=0 时时nnnnnQQFQQQ21211210001011001101000110nQ1nQ212nQ11nQF当当 A=1 时时nnnnnQQFQQQ2121121100001111100100010024状态转移图状态转移图状态转移真值表状态转移真值表:10001011001101000110输出输出次次 态态现现 态态输入输入nQ1nQ212nQ11nQ00001111AF11000011111001000100FH2625 Q1 Q2 A F时时 序序 图图26A时时 序序 图图Q1Q2F0 0 0 00010

17、0111001 1 1 1 1110110001 0 0 0 1 01 0 0 0组合逻辑，组合逻辑，A 变则变则 F 变，不受变，不受时钟控制。时钟控制。5 6 7 81 2 3 4LJ20LJ24nnnnQQAQAQF212127 逻辑功能分析。逻辑功能分析。 此电路是一个此电路是一个同步模同步模4可逆计数器可逆计数器。当。当A=0时，实现时，实现模模4加法计数器的功能进行加法计数，当加法计数器的功能进行加法计数，当A=1时，电路时，电路进行减进行减1计数，实现模计数，实现模4减法计数器的功能。减法计数器的功能。28例例2:分析分析图示时序图示时序逻辑电路逻辑电路 激励信号激励信号(驱动方

18、程驱动方程)：nnnnnnQKQJQKQJQKQJ121201012020 输出方程：输出方程：nnnQQQF210 状态状态 方程：方程：nnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQ121211201010112020210niiniiniQKQJQ1注意：注意：本例与后面本例与后面 的设计举例。的设计举例。29 列状态转移表、列状态转移表、 画状态图和时序图。画状态图和时序图。1010101001101110110010000010 0101100001000110011100110001输出输出ZN(t)S(t) Q2 Q1 Q0 Q2 Q1 Q0 态态偏离偏

19、离态态状状效效有有序序号号状态转移表状态转移表状态方程：状态方程：nnnnnnQQQQQQ210011112输出方程：输出方程：nnnQQQF012FH30产生移存码产生移存码的状态方程。的状态方程。30偏离状态偏离状态状态转移图：状态转移图： 结论结论: 这是一个不具备这是一个不具备自启动特性自启动特性的同步的同步6进制进制计数器。计数器。LJ29LJ3531CPFQ0Q1Q21 2 3 4 5 6000100110111011001000n0n1n2QQQF 时序图：时序图：32我们再总结我们再总结 时序逻辑电路的分析步骤时序逻辑电路的分析步骤1.分析给定逻辑图，确定是同步还是异步时序逻辑

20、电分析给定逻辑图，确定是同步还是异步时序逻辑电路，如果是异步时序逻辑电路，需逐级确定每个触路，如果是异步时序逻辑电路，需逐级确定每个触发器的时钟方程。发器的时钟方程。2.根据逻辑图，逐级写出每个触发器的激励方程根据逻辑图，逐级写出每个触发器的激励方程, 即即 W(tn) G X(tn) , Q(tn) 333.根据激励方程逐级写出每个触发器的状态方程根据激励方程逐级写出每个触发器的状态方程, 即即 Q(tn1)H W(tn) , Q(tn) ； 写出电路的输出方程，即写出电路的输出方程，即 Y(tn)F X(tn) , Q(tn) 4.根据状态方程、输出方程列出电路的状态转移表，根据状态方程、

21、输出方程列出电路的状态转移表， 画出状态转移图。画出状态转移图。5.画出时序图。画出时序图。6.概括电路的逻辑功能。概括电路的逻辑功能。34例例8-1: 分析图示电路的逻辑功能。分析图示电路的逻辑功能。解题过程见书。CPYQ2C11J1KQ0Q0C11J1KQ1Q1Q2C11K1J&35nnnnnnnnnnQQQQQQQQQQ0121201111210nQY2状态转移图状态转移图/YQ2Q1Q0100000001111010011110101/0/0/0/0/1/1/1/1概括起来：概括起来： 该电路具有对时该电路具有对时钟计数的功能，钟计数的功能，Y 端输出进位端输出进位脉冲。因此，

22、这是一个具有自脉冲。因此，这是一个具有自启动特性的同步五进制计数器。启动特性的同步五进制计数器。FH30368.3.1 寄存器和移位寄存器寄存器和移位寄存器 把二进制数据或代码暂时存储起来的操作称为把二进制数据或代码暂时存储起来的操作称为寄存寄存,具有寄存功能的电路称为寄存器。寄存器广泛地应用于具有寄存功能的电路称为寄存器。寄存器广泛地应用于数字计算机和数字系统中。数字计算机和数字系统中。 寄存器是由具有存储功能的触发器构成的。一个触寄存器是由具有存储功能的触发器构成的。一个触发器存放一位二进制代码，因此，用发器存放一位二进制代码，因此，用 n 个触发器组成的个触发器组成的寄存器能存储寄存器能

23、存储 n 位二进制代码。位二进制代码。参见下图参见下图37图图8-6 n 位寄存器位寄存器 结构示意框图结构示意框图Q0 Q1 Qn-1D0 D1 Dn-1并行输入并行输入并行输入并行输入串行输出串行输出数据或代码数据或代码控制信号控制信号串行输入串行输入数据或代码数据或代码FF0 FF1 FFn-1并行输出并行输出 寄存器的主要任务是暂时储存二进制数据或代码，一般情况寄存器的主要任务是暂时储存二进制数据或代码，一般情况下不对存储内容进行处理，逻辑功能比较单一。下面分别介绍寄下不对存储内容进行处理，逻辑功能比较单一。下面分别介绍寄存器和移位寄存器。存器和移位寄存器。38一、寄存器（一、寄存器（

24、74LS175） 图中，图中，D0 D3 是并行数码输入端，是并行数码输入端，CR是清零端，是清零端，CP 是时钟脉冲输入端，是时钟脉冲输入端， Q0 Q3 是并行数码输出端。是并行数码输出端。CPD0Q0Q0C11DFFFF0 0RCRD1Q1Q1C11DFFFF1 1RD2Q2Q2C11DFFFF2 2RD3Q3Q3C11DFFFF3 3R1 当当CP脉冲的上升沿到达时，数据输入端的二进制数据脉冲的上升沿到达时，数据输入端的二进制数据Di 就会保存在数据寄存器中，而其余时间，寄存器保持原状态就会保存在数据寄存器中，而其余时间，寄存器保持原状态。这种工作方式是这种工作方式是并入并入/并出方式

25、并出方式。39输输 入入输输 出出(次态次态)CRCPD0D1D2D3Q0Q1Q2Q3000001d0d1d2d3d0d1d2d310,1或或保保 持持表表 8-2 74 LS 175的的 功功 能能 表表000013121110nnnnQQQQ313212111010,dQdQdQdQnnnn异步清零异步清零 当当CR = 0时时并行置数并行置数 当当CR = 1，在，在CP脉冲的上升沿时刻脉冲的上升沿时刻保持功能保持功能 当当CR = 1，在，在CP脉冲的其他时刻脉冲的其他时刻40二、移位寄存器二、移位寄存器在控制信号作用下，可在控制信号作用下，可实现右移也可实现左移。实现右移也可实现左移

26、。 双向移位双向移位寄存器寄存器单向移位单向移位寄存器寄存器左左 移移寄存器寄存器右右 移移寄存器寄存器每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向右移动存器中的数码依次向右移动 1 位。位。 每输入一个移位脉冲，移位寄每输入一个移位脉冲，移位寄存器中的数码依次向左移动存器中的数码依次向左移动 1 位。位。 移位寄存器除了具有存储代码的功能，还具有移位移位寄存器除了具有存储代码的功能，还具有移位的功能。的功能。41右移输入右移输入 Di右移输出右移输出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脉冲移位脉冲CPDiQ31. 单向移位寄存

27、器单向移位寄存器右右 移移 位位 寄寄 存存 器器 即：在即：在 CP 上升沿作用下，上升沿作用下，串行输入数据串行输入数据 Di 逐步被逐步被移入移入 FF0 中；同时，数据逐步被中；同时，数据逐步被右右移。移。11110102132,nnnnnnniQDQQQQQQ 42设串行输入数码设串行输入数码DI= 1011，电路初态为，电路初态为 Q0Q1Q2Q3= 0000。可见，移位寄存器除了能寄存数码外，可见，移位寄存器除了能寄存数码外，还能实现数据的还能实现数据的串、并行转换串、并行转换。10111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中

28、的数输入输入数据数据移位移位脉冲脉冲在在 4 个移位脉冲作个移位脉冲作用下，用下，串行输入串行输入的的 4 位位数码数码1011全部存入寄存全部存入寄存器，并由器，并由 Q0、Q1、Q2 和和 Q3 并行输出并行输出。举例说明工作原理举例说明工作原理4310111401011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲工作原理举例说明工作原理举例说明 再输入再输入 4 个移位脉冲个移位脉冲时，时，串行输入串行输入数据数据 1011将从将从 Q3 端端串行输出串行输出。0110051100061000071011140000

29、0801011300100200011100000Q3Q2Q1Q0移位寄存器中的数移位寄存器中的数输入输入数据数据移位移位脉冲脉冲1 从从 Q3 端取出端取出0 从从 Q3 端取出端取出1 从从 Q3 端取出端取出1 从从 Q3 端取出端取出 就数据的传送来就数据的传送来说，这种工作方式说，这种工作方式是是串入串入/串出串出的。的。44左左 移移 位位 寄寄 存存 器器左移输出左移输出D0D1D3DiD2左移输入左移输入Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3CP移位脉冲移位脉冲移存规律：移存规律：nnnnnnnQQQQQQDQ110211312i13 ; ;

30、; 移位寄存器结构特点：移位寄存器结构特点： 各触发器均为各触发器均为 D 功能功能且且串联串联使用。使用。可见，单向移位寄存器工作方式可以是可见，单向移位寄存器工作方式可以是串入串入/串出串出的的，还可以是，还可以是串入串入/并出并出的的。45CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 集成双向移位寄存器集成双向移位寄存器 74LS194SR移位脉冲移位脉冲输入端输入端右移右移串行数码串行数码输输 入入 端端SL左移左移串行数码输入端串行数码输入端D3D2D1D0并行数码输入端并行数码输入端Q3Q2Q1Q0并行数据输出端，从高并行数据输出端，从高位到低

31、位依次为位到低位依次为 Q3 Q0。M1M0工作方式控制端工作方式控制端M1 M0 = 00 时时, 保持功能。保持功能。M1 M0 = 01 时时, 右移功能。右移功能。M1 M0 = 10 时时, 左移功能。左移功能。M1 M0 = 11 时时, 并行置数并行置数 功能。功能。异步置异步置 0 端端低电平有效低电平有效4674LS194的功能表的功能表Q3Q2Q1Q0M1M0DSLDSRCPCR74LS194D3D2D1D0CRd00保保 持持1左移左移输入输入00Q3Q2Q11左移左移输入输入11Q3Q2Q111右移右移输入输入0Q2Q1Q0001右移右移输入输入1Q2Q1Q0111并行

32、置数并行置数d3d2d1d0d3d2d10001011010111保保 持持0,1,1置零置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR说明说明输输 出出输输 入入异步清异步清0、数据保持、同步左移、数据保持、同步左移、同步右移、同步置数同步右移、同步置数五五种功能种功能47 Q0 Q1 Q2 Q3 CR S1 CP S0 SR D0 D1 D2 D3 SLCT74194CRCRDSLDSRCP74LS194Q0Q1Q2Q3M1M0D0D1D2D3其中，其中， D0 D1 D2 D3 都是并行数据输入端；都是并行数据输入端； Q0 Q1 Q2 Q3 都是并行数据输出

33、端。都是并行数据输出端。 值得注意的是，无论何种工作方式下，值得注意的是，无论何种工作方式下，Q0Q1Q2Q3都可以作为并行数据输出端。都可以作为并行数据输出端。483. 移位寄存器移位寄存器74LS194的工作方式及应用的工作方式及应用 移位寄存器输入移位寄存器输入/输出数据的工作方式有输出数据的工作方式有4 种：种： 串入串入/串出方式、并入串出方式、并入/并出方式、串入并出方式、串入/并出方式并出方式和并入和并入/串出方式。串出方式。 串入串入/串出方式通常用于信号延迟；并入串出方式通常用于信号延迟；并入/并出方并出方式通常用于保存数据；串入式通常用于保存数据；串入/并出和并入并出和并入

34、/串出方式通串出方式通常用于数据格式的串常用于数据格式的串/并和并并和并/串转换，这是信息传输串转换，这是信息传输和处理的需要。和处理的需要。 此外，移位寄存器还可以用来构成移位型计数器此外，移位寄存器还可以用来构成移位型计数器和序列检测器。和序列检测器。49 上图是一个由上图是一个由 74LS194 构成的构成的 4 位环形计数器，位环形计数器，也称为也称为顺序脉冲发生器顺序脉冲发生器。D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR11100 00注意：这是一个注意：这是一个左移左移电电路，而书路，而书 192 页页是右移电路。是右移电路。DSL = Q0 环形计

35、数环形计数器器 在数字系统中，常用来控制某些设备按照事先规在数字系统中，常用来控制某些设备按照事先规定的顺序进行计算或操作。其波形见下页定的顺序进行计算或操作。其波形见下页50顺序脉冲顺序脉冲指指在每个循环周期在每个循环周期内，在时间上按内，在时间上按一定先后顺序排一定先后顺序排列的脉冲信号列的脉冲信号。CP12345678Q0Q1Q2Q34T4 4位环形计数器位环形计数器其工作原理见下页其工作原理见下页51D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR11100 00CP12345678Q0Q1Q2Q3 利用并行置数功能将利用并行置数功能将电路初态置为电路初态置为

36、Q0Q1Q2Q3 = D0D1D2D3 = 0001电路执行左移功能电路执行左移功能来一个来一个 CP 脉冲，各脉冲，各位左移一次，即位左移一次，即 Q3Q2 Q1 Q0。左移输入信号。左移输入信号 DSL 由由 Q0 提供，因此能实提供，因此能实现循环左移。现循环左移。 从从 Q0 Q3 依次输出依次输出顺序脉冲。顺序脉冲宽顺序脉冲。顺序脉冲宽度为一个度为一个 CP 周期。周期。00010010010010000001001001001000000152D0D3D2D1Q3Q2Q1Q0M1M0DSLDSRCP74LS194CR11100 00表表8-5 4位环形计数器的状态表位环形计数器的状

37、态表CP的的顺序顺序串行输串行输入入DSLQ0Q1Q2Q3000001初态初态100010工工作作状状态态2001003010004100011 1 1 01 1 0 11 0 1 10 1 1 1 Q0 Q1 Q2 Q3模模值值为为4 4负脉冲波形负脉冲波形53环形计数器的特点如下：环形计数器的特点如下： 结构特点：首尾相连。结构特点：首尾相连。 状态转移特点：状态转移满足移存规律。状态转移特点：状态转移满足移存规律。 优点：所有触发器中只有一个是优点：所有触发器中只有一个是 0(或或1)，利用，利用Q端作状端作状态输出不需加译码器。在态输出不需加译码器。在CP脉冲的作用下，脉冲的作用下，Q

38、端轮流出现端轮流出现矩形脉冲，所以也可称为顺序（节拍）脉冲分配器。矩形脉冲，所以也可称为顺序（节拍）脉冲分配器。 缺点：有效状态利用率低。缺点：有效状态利用率低。n 级移位寄存器可以构成模级移位寄存器可以构成模n(n进制进制)环形计数器。无效状态为环形计数器。无效状态为2n- -n个。个。 另外，这种环形计数器需要设置初态，中必须有标志另外，这种环形计数器需要设置初态，中必须有标志位，即有位，即有 1 位与其他位与其他 3 位的状态不同。位的状态不同。5474LS194构成的构成的七七进制扭环形计数器进制扭环形计数器CP Q0Q1Q2Q31100021100311104111150111600

39、1170001 扭环形计数器扭环形计数器nnSRQQD23移存码移存码55Q1Q2Q3Q00001001101111111100011001110101110101101010101000110000010010010CP12345678Q0Q1Q2Q3100011001110111101110011000110001100 也是一个也是一个7分频器，分频器，从任意从任意Q端输出。端输出。nnSRQQD23注意：与书注意：与书193页电路的不同。五进制计数器。页电路的不同。五进制计数器。56CPQ0Q1Q2Q3110002110031110401115001160001也是一个也是一个6分频器

40、，从任意分频器，从任意Q端输出端输出74LS194构成的构成的六六进制扭环形计数器进制扭环形计数器nSRQD21 0 0 0书书194页图页图8-13的的左移左移的环形计数器，但其初态也不能是任意的。的环形计数器，但其初态也不能是任意的。57Q1Q2Q3Q0nSRQD20001001101111000110011100000100111111101011000101011010001011010 不具备自启不具备自启动性。所以，动性。所以，其初态也不能其初态也不能是任意的。是任意的。58扭环形计数器的特点是：扭环形计数器的特点是： 可以任意设置初态，电路每次状态变化只有一个触可以任意设置初态，

41、电路每次状态变化只有一个触发器翻转，与之配合工作的译码器不存在竞争冒险现象。发器翻转，与之配合工作的译码器不存在竞争冒险现象。电路比较简单，具有自启动性。电路比较简单，具有自启动性。 但电路状态利用率不高，一个但电路状态利用率不高，一个 n 位移位寄存器，最位移位寄存器，最多构成多构成 2n 进制扭环形计数器，因此，有进制扭环形计数器，因此，有 2n - - 2n 个状态个状态没有利用。例如：没有利用。例如： 第一例：第一例：第二例：第二例：书书193页：页：59 扭环形计数器扭环形计数器（Twisted Counter） CT74194CPCR1CP11SR D0 D1 D2 D3 SLQ0

42、 Q1 Q2 Q3 S1 S0 0 1 1 1Q0 Q1 Q2 Q30 1 1 10 0 1 10 0 0 10 0 0 01 0 0 01 1 0 01 1 1 01 1 1 1 SR = Q3模模值值为为8 80111数据也数据也不是唯一的不是唯一的6013进制扭环计数器电路进制扭环计数器电路CT74LS194(1)O1XXXXXCRD0D1D2D3M0M1DSLDSRCT74LS194(2)O1XXXXCRD0D1D2D3M0M1DSLDSR&XCPCPCRCRQ0Q1Q2Q3Q0Q3Q2Q16113进制扭环计数器的状态转换表进制扭环计数器的状态转换表 13个个CP，来一次上升沿

43、，因此，这也是一个，来一次上升沿，因此，这也是一个13分频器分频器从任意从任意Q端输出都是端输出都是13分频分频62应用实例应用实例1 串并转换串并转换电路是通信系统中重要的组成部分，在电路是通信系统中重要的组成部分，在远距离传输时，数据的收发端往往是并行信号，而传远距离传输时，数据的收发端往往是并行信号，而传输时常用串行信号。输入端为并行输时常用串行信号。输入端为并行-串行转换，输出端串行转换，输出端为串行为串行-并行转换电路。并行转换电路。 图图8-14 8-14 是用两片是用两片74LS19474LS194四位双向移位寄存器组四位双向移位寄存器组成的七位数据串并转换电路。成的七位数据串并

44、转换电路。其工作原理自己分析。其工作原理自己分析。63并行并行-串行转换串行转换串行串行-并行转换并行转换64 用移位寄存器实现用移位寄存器实现的交通灯状态控制器的交通灯状态控制器参考电路参考电路11YQ201YQ Q301YQ Q红灯红灯黄灯黄灯绿灯绿灯应用实例应用实例265主要要求：主要要求： 理解计数器的分类，理解计数器的分类，理解计数器的计数规律。理解计数器的计数规律。理解理解常用集成二进制和十进制计数器常用集成二进制和十进制计数器的功能及的功能及其应用。其应用。 掌握二进制计数器的组成和工作原理。掌握二进制计数器的组成和工作原理。 掌握掌握利用集成计数器构成利用集成计数器构成 N 进

45、制计数器进制计数器的方法。的方法。 8.3.2 计计 数数 器器 66计数器的作用与分类计数器的作用与分类 计数器累计输入脉冲的最大数目被称为计数器的计数器累计输入脉冲的最大数目被称为计数器的“模模”，用，用M表示。如表示。如 M=10，又称为，又称为10 进制计数器，进制计数器，它实际上就是计数器的有效循环状态数，又称它实际上就是计数器的有效循环状态数，又称计数容计数容量量或或计数长度计数长度。 计数计数 统计时钟脉冲的个数。统计时钟脉冲的个数。 计数器计数器 能够完成对时钟脉冲计数操作的电路。能够完成对时钟脉冲计数操作的电路。 计数器正是数字系统中常见的、应用广泛的基本计数器正是数字系统中

46、常见的、应用广泛的基本时序逻辑部件，它的基本逻辑功能是用计数器中触发时序逻辑部件，它的基本逻辑功能是用计数器中触发器输出的器输出的状态组合状态组合来记忆输入脉冲的个数。来记忆输入脉冲的个数。67计数器的用途计数器的用途 计数计数、分频、定时、数字运算等。、分频、定时、数字运算等。计数器分类计数器分类同步计数器同步计数器异步计数器异步计数器加法（增量）计数器加法（增量）计数器减法（减量）计数器减法（减量）计数器可逆计数器可逆计数器二进制计数器二进制计数器非二进制计数器非二进制计数器可变模值计数器可变模值计数器按时钟控制类型分：按时钟控制类型分：按计数规律分：按计数规律分：按计数进制按计数进制(模

47、值模值)分：分：68 SSI 同步二进同步二进 制计数器制计数器 同步同步 4 位位二进制二进制 加法计数器加法计数器一、同步计数器一、同步计数器 计数规律是计数规律是遵循遵循8421码码00001611111501111410111300111211011101011010019000181110701106101050010411003010021000100000Q0Q1Q2Q3计计 数数 器器 状状 态态计数顺序计数顺序69CP12345678910111213141516Q0Q1Q2Q3COCO=Q3nQ2nQ1nQ0n，因此，因此，CO在计数至在计数至“15”时跃时跃变为高电平，在

48、计至变为高电平，在计至“16”时输出进位信号的时输出进位信号的下降下降沿沿。000001000010011000010101001101111000110010101110100111011011111100000000000000000001070同步二进制加法计数器的构成同步二进制加法计数器的构成FF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRDCO与书与书199199页图页图8-168-16略有区别，但构成原理一样。略有区别，但构成原理一样。71同步二进制减法计数器具体参见书同步二进制减法计数器具体参见书200200页图页图8-

49、178-17计数计数顺序顺序计计 数数 器器 状状 态态输出输出计数计数顺序顺序计计 数数 器器 状状 态态输出输出Q3Q2Q1Q0COQ3Q2Q1Q0CO0000018100001111109011102111001001100311010110101041100012010005101101300110610100140010071001015000102. 同步同步 4 位位二进制二进制减法计数器减法计数器723. 同步同步 3 位位二进制加减法计数器（可逆计数器）二进制加减法计数器（可逆计数器）当当M=1时，电路进行加计数时，电路进行加计数当当M=0时，电路进行减计数时，电路进行减计数

50、与书与书201201页图页图8-188-18电路结构完全一样。电路结构完全一样。73 中规模中规模 MSI 集成同步计数器产品种类多、品集成同步计数器产品种类多、品种全、通用性强，应用广泛。种全、通用性强，应用广泛。 集成同步计数器（中规模）集成同步计数器（中规模） 这些计数器通常具有计数、保持、预置数、清这些计数器通常具有计数、保持、预置数、清零零(置置0)等多种功能。等多种功能。集成计数器也分同步和异步计数器两大类。集成计数器也分同步和异步计数器两大类。下面选取几个典型器件进行介绍：下面选取几个典型器件进行介绍：1、集成同步二进制计数器、集成同步二进制计数器7474LS161CPQ0Q1Q

51、2Q3COD074LS161 和和 74LS163 逻辑功能示意图逻辑功能示意图74LS163CTTCTPCRLDD1D2D3CR LD(1) 集成同步二进制计数器集成同步二进制计数器 74LS161 和和 74LS163计数脉冲计数脉冲输入端，上输入端，上升沿触发。升沿触发。CR 为清为清 0 控制端，控制端，低电平有效。低电平有效。LD 为同步为同步置数置数控控制端，低电平有效。制端，低电平有效。 置数数据输入置数数据输入端，为并行数据端，为并行数据输入。输入。计数控制端，计数控制端，高电平有效。高电平有效。计数状态输出计数状态输出端，从高位到低端，从高位到低位依次为位依次为 Q3 Q2

52、Q1 Q0。进位输出端进位输出端75该计数器具有：异步清零、同步置数、同步计数、保持四种功能该计数器具有：异步清零、同步置数、同步计数、保持四种功能CT74LS161的功能表的功能表 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置异步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入00000 CR = 0 时，不论有无时，不论有无CP 和和其他信号输入，计数器被其他信号输入，计数器被

53、置置 0。d0d1d2d3d0d1d2d301 当当 CR = 1、LD = 0 ，在，在 CP 上升沿上升沿到来时，并行输入的数到来时，并行输入的数据据 d3 d0 被置入被置入计数器。计数器。00 当当 CR = LD = 1，且，且 CTT 和和CTP 中有中有 0 时，时，状态保持状态保持不变。不变。 当当 CR = LD = CTT = CTP = 1 时，在计数脉冲的上升沿进行时，在计数脉冲的上升沿进行 4 位位二进制加法计数二进制加法计数。CO 在在计数至计数至“1111”时出高电平，在产生时出高电平，在产生进位时输出下降沿进位时输出下降沿。7674LS161 与与 74LS16

54、3 的功能比较的功能比较 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 同同步清步清 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入74LS163 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异异步清步清 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1

55、D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入74LS16174LS161 与与 74LS163 的差别是：的差别是：“161”为为异步清异步清 0，“163”为为同步清同步清 0 。其他功能及管脚完全相同。其他功能及管脚完全相同。77CP12345678910111213141516Q0Q1Q2Q3CO0000010000100110000101010011011110001100101011101001110110111111000000000000000000010计数规律是遵循计数规律是遵循8421码；码；当计数至最大值当计数至最大值1111时，进位输出端时，进位输

56、出端 CO = 1 780000nQ3nQ2nQ1nQ0000100100011010001010110011110001001101010111100110111101111 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 10123456789101112131415状态转移表状态转移表状态转移图状态转移图7974LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1

57、D2D3CR LD正如正如“161”与与“163”一样，一样，“160”与与“162”的差别是：的差别是：“160”为为异异步清步清 0，“162”为为同步同步清清 0 ；“160”与与“162”的管脚以及其他功能完的管脚以及其他功能完全相同。全相同。(2) 集成同步十进制加法计数器集成同步十进制加法计数器74LS160和和74LS162该计数器具有：清零、同步置数、同步计数、保持四种功能该计数器具有：清零、同步置数、同步计数、保持四种功能80 CO = CTTQ3Q0 CO = Q3 Q0 CO = CTTQ3Q0 异异步清步清 00保保 持持011保保 持持011计计 数数1111d0d1

58、d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输输 出出输输 入入 CO = CTTQ3Q0 CO = Q3Q0 CO = CTTQ3Q0 同同步清步清 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR输输 出出输输 入入74LS160 与与 74LS162 的功能表的功能表 CT74LS160 CT74LS162 进位输出进位输出 CO 在输入第在输入第 9 个脉冲时为高个脉冲时为高电平，在输入第电平，在输入第 10 个脉冲时

59、输出下降沿。个脉冲时输出下降沿。810000nQ3nQ2nQ1nQ0000100100011010001010110011110001001 0 1 2 3 4 5 6 7 8 9 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1nQ3nQ2nQ1nQ0状态转移表状态转移表状态转移图状态转移图CO = Q3Q0828421BCD码，码，当计数至最大值当计数至最大值1001时，进位输出端时，进位输出端 CO = 1Q0Q1Q2Q3COCP1234567891001000000001001

60、1000010101001101111000110000000000000001083十进制十进制计数器计数器 74LS160( (162) )与与二进制二进制计数器计数器 74LS161( (163) ) 比较比较 74LS160CPQ0Q1Q2Q3COD074LS162CTTCTPCRLDD1D2D3CR LD74LS161CPQ0Q1Q2Q3COD074LS163CTTCTPCRLDD1D2D3CR LD 逻辑符号形式一样。逻辑符号形式一样。 输入端用法一样。输入端用法一样。 “160( (162) )”输出输出 1 位位 8421BCD 码码； “161( (163) )”输出输出 4 位位二进制数二