第6章存储系统(1)

1、u了解存储器的分类了解存储器的分类;u掌握主存储器的掌握主存储器的3种扩展方法种扩展方法;u掌握掌握Cache的的3种组织方式及算法种组织方式及算法;u掌握虚拟存储器的算法掌握虚拟存储器的算法;u了解快表与慢表地址变换原理了解快表与慢表地址变换原理. 教教 学学 要要 求求 一、存储器分类一、存储器分类存储器存储器 主存储器主存储器 随机存储器随机存储器(RAM)(RAM) 只读存储器只读存储器(ROM)(ROM) 双极型半导体存储器双极型半导体存储器 MOS MOS存储器（静态、动态）存储器（静态、动态） 可擦除可编程只读存储可擦除可编程只读存储器器EPROMEPROM，EEPROMEEPR

2、OM掩膜型只读存储器掩膜型只读存储器MROMMROM辅助存储器辅助存储器 磁盘磁盘( (软盘、硬盘、盘组软盘、硬盘、盘组) )存储器存储器磁带存储器磁带存储器 光盘存储器光盘存储器 缓冲存储器缓冲存储器 A0A1AN-1CSD0DM-1RDWR2NM位存储器芯片的逻辑框图存储器芯片的逻辑框图存储器的逻辑表示存储器的逻辑表示 地址译码器的作用就是用来接受地址译码器的作用就是用来接受CPUCPU送来的地址信号并对它送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。行读写操作。 存储器地址译码有两种方式，通

3、常称为单译码与双译码。存储器地址译码有两种方式，通常称为单译码与双译码。 (1) (1) 单译码单译码 单译码方式又称字结构，适用于小容量存储器。单译码方式又称字结构，适用于小容量存储器。 (2) (2) 双译码双译码 在双译码结构中，将地址译码器分成两部分，即行译码器在双译码结构中，将地址译码器分成两部分，即行译码器( (又叫又叫X X译码器译码器) )和列译码器和列译码器( (又叫又叫Y Y译码器译码器) )。X X译码器输出行地址选译码器输出行地址选择信号，择信号，Y Y译码器输出列地址选择信号。行列选择线交叉处即为译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式

4、的特点是译码输出线较少。所选中的内存单元，这种方式的特点是译码输出线较少。译译码码器器A5A4A3A2A1A06301存储单元存储单元64个单元个单元行行译译码码A2A1A0710列译码列译码A3A4A501764个单元个单元单译码双译码单译码结构单译码结构双译码结构双译码结构双译码可简化芯片设计双译码可简化芯片设计主要采用的译码结构主要采用的译码结构74LS138引脚引脚74LS13874LS138经常用来作为存储器的译码电路。经常用来作为存储器的译码电路。74LS138的真值表的真值表G2A G2B G1C B AY7Y0有效输出有效输出0 0 10 0 01 1 1 1 1 1 1 0Y

5、00 0 10 0 11 1 1 1 1 1 0 1Y10 0 10 1 01 1 1 1 1 0 1 1Y20 0 10 1 11 1 1 1 0 1 1 1Y30 0 11 0 01 1 1 0 1 1 1 1Y40 0 11 0 11 1 0 1 1 1 1 1Y50 0 11 1 01 0 1 1 1 1 1 1Y60 0 11 1 10 1 1 1 1 1 1 1Y7其他值其他值 1 1 1 1 1 1 1 1无效无效 1 1个存储器的芯片的容量是有限的，它在字数或字长方面个存储器的芯片的容量是有限的，它在字数或字长方面与实际存储器的要求都有很大差距，所以需要在与实际存储器的要求都有

6、很大差距，所以需要在字向字向和和位向位向进进行扩充才能满足需要。行扩充才能满足需要。基本概念：基本概念：1 1） 容量满足要求，需对数据位进行扩展。容量满足要求，需对数据位进行扩展。 【例】用【例】用2K2K* *1 1位的芯片位的芯片2K2K* *8 8位的系统位的系统2 2） 数据位满足要求，需对地址空间进行扩展。数据位满足要求，需对地址空间进行扩展。 【例】用【例】用2K2K* *8 8位的芯片位的芯片 8K8K* *8 8位的系统位的系统3 3） 数据位和地址空间均不能满足系统要求，数据位和地址空间均不能满足系统要求， 都需进行扩展。都需进行扩展。 【例】用【例】用2K2K* *8 8

7、位的芯片位的芯片 8K8K* *1616位的系统位的系统4 4）扩充芯片总数的计算方法：）扩充芯片总数的计算方法： 需要芯片数需要芯片数= = 位扩充数位扩充数字节扩充数字节扩充数位扩展位扩展字扩展字扩展字位扩展字位扩展6.2 主存储器的组成与控制主存储器的组成与控制位扩展位扩展:l容量满足要求，需对数据位进行扩展。容量满足要求，需对数据位进行扩展。l位扩展指的是用多个存储器器件对字长进行扩充。位扩展指的是用多个存储器器件对字长进行扩充。扩展方法扩展方法: :位扩展的连接方式是将多片存储器的地址、片选位扩展的连接方式是将多片存储器的地址、片选CSCS、读写控制端、读写控制端R RW W相应相应

8、并联并联；数据端数据端分别引出分别引出。【例【例1】用用64K64K* *1 1位的芯片组成位的芯片组成64K64K* *8 8位的系统位的系统 字扩展字扩展:l数据位满足要求，需对地址空间进行扩展。数据位满足要求，需对地址空间进行扩展。l字扩展指的是增加存储器中字的数量。字扩展指的是增加存储器中字的数量。 扩展方法扩展方法:将各芯片的地址线、数据线、读写控制线相应并联；将各芯片的地址线、数据线、读写控制线相应并联；由片选信号来区分各芯片的地址范围。由片选信号来区分各芯片的地址范围。动态存储器一般不设置动态存储器一般不设置CSCS端，但可用端，但可用RASRAS端来扩展字端来扩展字数。只有当数

9、。只有当RASRAS由由“1”1”变变“0”0”时，才会激发出行时钟，时，才会激发出行时钟，存储器才会工作。存储器才会工作。6.2 主存储器的组成与控制主存储器的组成与控制所需芯片数量所需芯片数量 = 64K= 64K* *8 8位位16K16K* *8 8位位= 4= 4* *1=41=4片片【例【例2 2】16K16K* *8 8位静态芯片组成位静态芯片组成64K64K* *8 8位存储器位存储器2:4最低地址最低地址最高地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最低地址最高地址最高地址8000BFFF00,0000,

10、0000,000011,1111,1111,111110103最低地址最低地址最高地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最低地址最高地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001说明说明总地址总地址片内片内A13 A12 .A1 A0选片选片A15 A14地址地址片号片号地址空间分配表地址空间分配表6.2 主存储器的组成与控制主存储器的组成与控制字位扩展字位扩展: 数据位和地址空间均不能满足系统要求，都需进行数据位和地址空间均不能满足系统要求，都需进行扩展。扩

11、展。扩展方法扩展方法:先位扩展，再字扩展；先位扩展，再字扩展；位扩展先确定位扩展先确定每组芯片的数量每组芯片的数量，该组芯片具有整个，该组芯片具有整个 M要求的位数；要求的位数；字扩展确定所需芯片的字扩展确定所需芯片的组数组数；位扩展和字扩展时应遵循各自的连接规则位扩展和字扩展时应遵循各自的连接规则6.2 主存储器的组成与控制主存储器的组成与控制所需芯片数量所需芯片数量 = 4K= 4K* *8 8位位1K1K* *4 4位位= 4= 4* *2=82=8片片【例【例3 3】利用】利用21142114芯片（芯片（1K1K* *4 4位）组成位）组成4K4K* *8 8位存储器位存储器字扩展字扩

12、展位扩展位扩展地址范围的确定地址范围的确定组数组数A11A10A9A8A7A6A5A4A3A2A1A0100010.1010.1010.1010.1010.1201010.1010.1010.1010.1010.1310010.1010.1010.1010.1010.1411010.1010.1010.1010.1010.1地址范围地址范围000H-3FFH400H-7FFH800H-BFFHC00H-FFFH6.2 主存储器的组成与控制主存储器的组成与控制主要有以下三部分连接：主要有以下三部分连接： 1 1）地址线的连接）地址线的连接 2 2）数据线的连接）数据线的连接 3 3）控制线的连接

13、）控制线的连接在连接中要考虑的问题有以下几个方面：在连接中要考虑的问题有以下几个方面：1 1）CPUCPU总线的负载：总线的负载： CPUCPU自已能带一个自已能带一个TTLTTL负载，大系统要加上缓冲器。负载，大系统要加上缓冲器。2 2）CPUCPU的时序和存储器的存取速度之间的配合问题是否需要的时序和存储器的存取速度之间的配合问题是否需要T TW W3 3）存储器的地址分配和选片问题：内存分为）存储器的地址分配和选片问题：内存分为RAMRAM、ROMROM，RAMRAM又又 分为数据区、程序区，各个部分如何区分分为数据区、程序区，各个部分如何区分4 4）控制信号的连接：）控制信号的连接：R

14、DRD，WRWR，IO/MIO/M如何配合控制芯片如何配合控制芯片6.2 主存储器的组成与控制主存储器的组成与控制 一片存储芯片的容量有限，因此存储器往往由许多存储芯一片存储芯片的容量有限，因此存储器往往由许多存储芯片组成，各存储芯片是否被选中，被选中的芯片的某个单元片组成，各存储芯片是否被选中，被选中的芯片的某个单元是否被选中，由是否被选中，由“片选片选”和和“字选字选”信号决定。信号决定。 片选：片选：CPUCPU访问内存时，选中的构成一个字节所访问内存时，选中的构成一个字节所 必须访问的存储芯片的信号。必须访问的存储芯片的信号。 字选：字选：对被选中的存储芯片，选中其中的某个存对被选中的

15、存储芯片，选中其中的某个存 储单元，以便进行数据的存取。储单元，以便进行数据的存取。 因此，对地址的译码分为：因此，对地址的译码分为：l高位地址参加高位地址参加片选片选（片外寻址）（片外寻址）l低位地址参加低位地址参加字选字选（片内寻址）（片内寻址）6.2 主存储器的组成与控制主存储器的组成与控制 产生片选信号有两种方法：产生片选信号有两种方法：线选法线选法 和和 译码法译码法。 译码法译码法分为分为全局地址译码法全局地址译码法和和局部地址译码法局部地址译码法n 用高位地址线用高位地址线直接直接作为存储芯片的片选信号，每一根地址作为存储芯片的片选信号，每一根地址线的两种状态选通二组芯片。线的两

16、种状态选通二组芯片。n 它通常用于所用存储芯片数量不多，而它通常用于所用存储芯片数量不多，而CPU寻址空间远远寻址空间远远大于存储器实际容量的情况。大于存储器实际容量的情况。n 线选法，使存储器的地址存在间断现象和地址重叠现象。线选法，使存储器的地址存在间断现象和地址重叠现象。6.2 主存储器的组成与控制主存储器的组成与控制【例】【例】用用2114芯片芯片(1K*4位位)组成组成4K*8位的位的RAM系统系统（1 1）计算出所需的芯片数）计算出所需的芯片数（2 2）构成数据总线所需的位数和系统所需的容量）构成数据总线所需的位数和系统所需的容量（3 3）控制线，数据线，地址线的连接：）控制线，数

17、据线，地址线的连接：线选方式线选方式局部译码选择方式局部译码选择方式全局译码选择方式全局译码选择方式（1 1）所需芯片数量）所需芯片数量6.2 主存储器的组成与控制主存储器的组成与控制4K*8位位1K*4位位4*2=8片片1、线选方式、线选方式线选方式地址分布线选方式地址分布A15 A14 A13 A12 A11 A10 A9A0地址分布地址分布0 0 1 1 1 0 0 0 1 1第一组：第一组： 3800H3BFFH0 0 1 1 0 1 0 0 1 1第二组：第二组： 3400H07FFH0 0 1 0 1 1 0 0 1 1第三组：第三组： 2C00H2FFFH0 0 0 1 1 1

18、0 0 1 1第四组：第四组： 1C00H1FFFH线选法特点：线选法特点：1 1）线路简单，节省译码器；）线路简单，节省译码器； 2 2）易产生地址冲突和地址重叠；）易产生地址冲突和地址重叠； 3 3）适合只有）适合只有2 2组芯片的系统；组芯片的系统；6.2 主存储器的组成与控制主存储器的组成与控制u用全部的高位地址线（空闲的地址线）通过译码器编码产用全部的高位地址线（空闲的地址线）通过译码器编码产生片选信号。生片选信号。u全地址译码时，存储器的地址是连续且惟一的，即无地址全地址译码时，存储器的地址是连续且惟一的，即无地址间断现象和地址重叠现象。间断现象和地址重叠现象。u高位地址线（空闲地

19、址线）中的一部分用来参加译码，产生高位地址线（空闲地址线）中的一部分用来参加译码，产生片选信号。片选信号。u该方法常用于不需全部地址空间的寻址能力，但采用线选法该方法常用于不需全部地址空间的寻址能力，但采用线选法地址线又不够的情况。地址线又不够的情况。u该方法也会使存储器的地址存在间断现象和地址重叠现象。该方法也会使存储器的地址存在间断现象和地址重叠现象。译码法译码法分为分为局部地址译码法局部地址译码法和和全局地址译码法全局地址译码法2、局部译码、局部译码局部译码地址分布局部译码地址分布A15 A14 A13 A12 A11 A10 A9A0 0 0 0 0 1 1 0 1 0 0 1 1 1

20、 0 0 0 1 1 1 1 0 0 1 1 局部译码特点：局部译码特点：易产生地址重叠易产生地址重叠 【例】无论【例】无论A15A14A13A12 为何值，均可选中为何值，均可选中M中的一个单元中的一个单元 .M0000H1000H2000HF000H6.2 主存储器的组成与控制主存储器的组成与控制3、全局译码、全局译码全局译码全局译码地址分布地址分布A15 A14 A13 A12 A11 A10 A9A0地址分布地址分布0 0 0 0 0 0 0 0 1 1第一组：第一组： 0000H03FFH0 0 0 0 0 1 0 0 1 1第二组：第二组： 0400H07FFH0 0 0 0 1 0 0 0 1 1第三组：第三组： 0800H0BFFH0 0 0 0 1 1 0 0 1 1第四组：第四组： 0C00H0FFFH全局译码特点：全局译码特点：1 1）每个单元的地址是唯一的；）每个单元的地址是唯一的；2 2）各芯片组之间不存在地址重叠和地址冲突问题；）各芯片组之间不存在地址重叠和地址冲突问题；6.2 主存储器的组成与控制主存储器的组成与控制时间局部性时间局部性:在一小段时间内，最近被访问过的程序和数在一小段时间内，最近被访问过的程序和数据很可能再次被访问；据很可能再次被访问；空间局部性空间