数字电路基础实验

1、制作：张利霞 监制：张利霞 实验一认识实验实验一认识实验一、实验目的1、掌握双踪示波器和方波发生器的使用方法。 2、掌握脉冲波形的测量。 3、分析RC微分、积分电路输出波形与时间常数输入方波频率关系。要点：要点：必须正确使用方波发生器。难点：难点：利用示波器观察到正确的微积分波形。 复习与重点二、实验设备 万用表 示波器 方波发生器 RC电路板 实验原理实验原理数字信号的特点数字信号的特点 数字信号在时间上和数值上均是离散的。数字信号在时间上和数值上均是离散的。 数字信号在电路中常表现为突变的电压或电流数字信号在电路中常表现为突变的电压或电流。 图图1.1.1 典型的数字信号典型的数字信号Vt

2、(V)(ms)501020304050 有两种逻辑体制：有两种逻辑体制： 正逻辑体制正逻辑体制规定：高电平为逻辑规定：高电平为逻辑1，低电平为逻辑，低电平为逻辑0。 负逻辑体制负逻辑体制规定：低电平为逻辑规定：低电平为逻辑1，高电平为逻辑，高电平为逻辑0。 如果采用正逻辑，图如果采用正逻辑，图1.1.1所示的数字电压信号就成为下图所示逻所示的数字电压信号就成为下图所示逻辑信号。辑信号。 正逻辑与负逻辑正逻辑与负逻辑 数字信号是一种二值信号，用两个电平（高电平数字信号是一种二值信号，用两个电平（高电平和低电平）分别来表示两个逻辑值（逻辑和低电平）分别来表示两个逻辑值（逻辑1和逻辑和逻辑0）。）。

3、逻辑0逻辑1逻辑0逻辑1逻辑0数字信号的主要参数数字信号的主要参数 一个理想的周期性数字信号，可用以下几个参数来描绘：一个理想的周期性数字信号，可用以下几个参数来描绘： Vm信号幅度。信号幅度。 T信号的重复周期。信号的重复周期。 tW脉冲宽度。脉冲宽度。 q占空比。其定义为：占空比。其定义为： %100(%)WTtqVt (ms)0VmwtT 下图所示为三个周期相同（图所示为三个周期相同（T T=20ms=20ms），但幅度、脉冲宽度及占），但幅度、脉冲宽度及占空比各不相同的数字信号。空比各不相同的数字信号。Vt(V)(ms)501020304050Vt(V)(ms)01020304050V

4、t(V)(ms)010203040503.610(a)(b)(c)三、实验内容及步骤 实验操作 按图接好线输入端接入方波信号，记录此时的幅度和周期。用示波器观察对应此波形下输出波形的幅度与周期。用万用表测量可便电阻的阻值。计算RC电路的时间常数列表记录各物理量及波形关系。（积分自己完成）（积分自己完成） 观察波形填表 积分微分输入输入输出输出RRCC 实验小结实验小结1 1数字信号在时间上和数值上均是离散的。数字信号在时间上和数值上均是离散的。2 2数字电路中用高电平和低电平分别来表示逻辑数字电路中用高电平和低电平分别来表示逻辑1 1和逻辑和逻辑0 0，它和二，它和二进制数中的进制数中的0 0

5、和和1 1正好对应。因此，数字系统中常用二进制数来表正好对应。因此，数字系统中常用二进制数来表示数据。示数据。3 3常用常用BCDBCD码有码有84218421码、码、242l242l码、码、542l542l码、余码、余3 3码等，其中码等，其中842l842l码使码使用最广泛。用最广泛。4 4在数字电路中，半导体二极管、三极管一般都工作在开关状态，在数字电路中，半导体二极管、三极管一般都工作在开关状态，即工作于导通（饱和）和截止两个对立的状态，来表示逻辑即工作于导通（饱和）和截止两个对立的状态，来表示逻辑1 1和和逻辑逻辑0 0。影响它们开关特性的主要因素是管子内部电荷存储和消。影响它们开关

6、特性的主要因素是管子内部电荷存储和消散的时间。散的时间。5 5逻辑运算中的三种基本运算是与、或、非运算。逻辑运算中的三种基本运算是与、或、非运算。6 6描述逻辑关系的函数称为逻辑函。逻辑函数中的变量和函数值都描述逻辑关系的函数称为逻辑函。逻辑函数中的变量和函数值都只能取只能取0 0或或1 1两个值。两个值。7 7常用的逻辑函数表示方法有真值表、函数表达式常用的逻辑函数表示方法有真值表、函数表达式 、逻辑图等，、逻辑图等，它们之间可以任意地相互转换。它们之间可以任意地相互转换。实验实验2 集成逻辑门电路集成逻辑门电路一、实验目的一、实验目的 1熟悉集成集成逻辑门电路逻辑的功能及熟悉集成集成逻辑门

7、电路逻辑的功能及应用。应用。2掌握集成电路的应用及测试方法。掌握集成电路的应用及测试方法。二、实验设备1、逻辑教学仪2、集成电路74LS00，74LS86，74S64三、实验内容及步骤1、74LS20引脚图连线原理图输入输出DCBAY0000100011001010110111110多余输入端的处理多余输入端的处理 与非门多余输入端的处理 或非门多余输入端的处理 V&CCBA&AB（a）（b）1ABBA（a）（b）1表二 输入端及其状态输出ABCDJKEFG HI1111000000011110100000000011000000000110000000010000000000

8、110000002、74S64引脚图 11068537249GND12Vcc1413111A 1B 1Y 2A 2B 2Y3Y3A3B4Y4A4B&74LS00引脚排列图3、74LS00引脚图测试电路逻辑功能 输入 输出BAZ00011011 输入 输出BA预习Z Z00011011四、实验报告四、实验报告1 1画出实验电路，作出实测功能表。画出实验电路，作出实测功能表。2 2整理数据，写出实验报告。整理数据，写出实验报告。3 3。预习组合电路实验。预习组合电路实验。实验实验3 组合电路实验组合电路实验一、实验目的一、实验目的 1熟悉集成集成电路分析方法。熟悉集成集成电路分析方法。2验

9、证半加器和全加器的逻辑功能。验证半加器和全加器的逻辑功能。二、实验设备 1、逻辑教学仪 2、集成电路74LS00，74LS86，74S64三、实验内容及步骤1、74LS00引脚图11068537249GND12Vcc1413111A 1B 1Y 2A 2B 2Y3Y3A3B4Y4A4B&74LS00引脚排列图2、完成半加器测试填表 加法器加法器加法器的基本概念及工作原理加法器的基本概念及工作原理加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1 1半加器半加器只能进行本位加数、被加数的加法运算而不考虑低位进位。只能进行本位加数、被加数的加法运算而不考虑低位进位。 列出

10、半加器的真值表：列出半加器的真值表：BABABASABC 画出逻辑电路图。画出逻辑电路图。由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1如果想用与非门组成半加器，则将上式用代数法变换成与非形式：如果想用与非门组成半加器，则将上式用代数法变换成与非形式：由此画出用与非门组成的半加器。由此画出用与非门组成的半加器。ABBABABABBAABBAABABABABAS)()(ABBABAABABC&ABSCABSCCO2 2全加器全加器能能同时进行本位数和相邻低位的进位信号的加法运算。同时进行本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法

11、化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA根据逻辑表达式画出全加器的逻辑电路图：根据逻辑表达式画出全加器的逻辑电路图：COABiii-1CCiSiCI=1=1ABSCiiiiCi-1&1iS1iiiCBAiC1i-iiii)C(BABA实验小结实验小结1 1常用的中规模组合逻辑器件包括编码器、译码器、数据常用的中规模组合逻辑器件包括编码器、译码器、数据选择器、数值比较

12、器、加法器等。选择器、数值比较器、加法器等。2 2上述组合逻辑器件除了具有其基本功能外，还可用来设上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用辑电路设计的一般原则是：使用MSIMSI芯片的个数和品种型芯片的个数和品种型号最少，芯片之间的连线最少号最少，芯片之间的连线最少3 3用用MSIMSI芯片设计组合逻辑电路最简单和最常用的方法是，芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进用数据选择器设计多输入、单输出的逻辑函数；用

13、二进制译码器设计多输入、多输出的逻辑函数。制译码器设计多输入、多输出的逻辑函数。 表3-1 输入输出ABZY000110113、完成全加器测试填表74LS86引脚图 74S64引脚图 输入输出ABCI-1SCI000001010011100101110111 第五章第五章 触发器触发器5.1 基本触发器基本触发器 一、基本一、基本RS触发器触发器 1用与非门组成的基本用与非门组成的基本RS触发器触发器 （1 1）电路结构）电路结构: :由门电路组成的，它与组合逻辑电路的根本区别在于，电由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。路中有反馈线，

14、即门电路的输入、输出端交叉耦合。&GG12RSQQRSQQ触发器有两个互补的输出端，触发器有两个互补的输出端，（2）逻辑功能）逻辑功能&GG12RSQQ2用或非门组成的基本用或非门组成的基本RS触发器触发器这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有这种触发器的触发信号是高电平有效，因此在逻辑符号的输入端处没有小圆圈。小圆圈。GG12RSQQ11RSQQ二、二、 同步同步RS触发器触发器给触发器加一个时钟控制端给触发器加一个时钟控制端CP，只有在，只有在CP端上出现时钟脉冲时，触发端上出现时钟脉冲时，触发器的状态才能变化。这种触发器称为器的状态才能变化。这种触

15、发器称为同步触发器同步触发器。1 1同步同步RS触发器的电路结构触发器的电路结构&CP3GG&GG12QQSRQQ1S1R C1CP2 2逻辑功能逻辑功能当当CP0 0时，控制门时，控制门G3 3、G4 4关闭，触发器的状态保持不变。关闭，触发器的状态保持不变。当当CP1 1时，时，G3 3、G4 4打开，其输出状态由打开，其输出状态由R、S端的输入信号决定端的输入信号决定同步同步RS触发器的状态转换分别由触发器的状态转换分别由R、S和和CP控制，其中，控制，其中，R、S控制控制状态转换的方向；状态转换的方向；CP控制状态转换的时刻。控制状态转换的时刻。&CP3GG&a

16、mp;GG12QQSR5.4 集成触发器集成触发器一、一、集成触发器举例集成触发器举例1 1TTL主从主从JK触发器触发器7474LS7272特点：（特点：（1 1）有）有3 3个个J端和端和3 3个个K端，它们之间是与逻辑关系。端，它们之间是与逻辑关系。（2 2）带有直接置）带有直接置0 0端端RD和直接置和直接置1 1端端SD，都为低电平有效，不用时应接高电平。都为低电平有效，不用时应接高电平。（3 3）为主从型结构，）为主从型结构，CP下跳沿触发。下跳沿触发。QQ1J1KC1SR&4123567891011121314NCRDJ1J2J3Q GNDQK1K2K3CPDSVcc74

17、LS7221CPDKRJ1JK3S23JKD2 2高速高速CMOS边沿边沿D触发器触发器7474HC7474 特点：（特点：（1）单输入端的双）单输入端的双D触发器。触发器。（2）它们都带有直接置）它们都带有直接置0端端RD和直接置和直接置1端端SD，为低电平有效。，为低电平有效。（3）为）为CMOS边沿边沿触发器，触发器，CP上升沿触发。上升沿触发。2S2DD2CPD2R1S1DD1CPD1RC11DSR41235678910111213141GNDVcc74HC74RD1D 1CPD1S 1Q 1Q2Q2Q2SD2CP2DD2R2Q1Q2Q1Q基本触发器的特点总结：基本触发器的特点总结：（

18、1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（有复位（Q Q=0=0）、置位（）、置位（Q Q=1=1）、保持原状态三种功能。）、保持原状态三种功能。（3 3）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电平有效，为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。也可以是高电平有效，取决于触发器的结构。（4 4）由于反馈线的存在，无论是复位还是置位，有效信号只）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即需要作用很短的一段时间，即“一触即发一触即发”。实验小结实验小结

19、1 1触发器有两个基本性质：（触发器有两个基本性质：（1 1）在一定条件下，触发器可维持在两种稳）在一定条件下，触发器可维持在两种稳定状态（定状态（0 0或或1 1状态）之一而保持不变；（状态）之一而保持不变；（2 2）在一定的外加信号作用下，）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。触发器可从一个稳定状态转变到另一个稳定状态。2 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图转换图和波形图( (又称时序图又称时序图) )等。等。3 3按照结构不同，触发器可分为：按照结构不同，

20、触发器可分为： (1) (1) 基本基本RS触发器，为电平触发方式。触发器，为电平触发方式。 (2) (2) 同步触发器，为脉冲触发方式。同步触发器，为脉冲触发方式。 (3) (3) 主从触发器，为脉冲触发方式。主从触发器，为脉冲触发方式。 (4) (4) 边沿触发器，为边沿触发方式。边沿触发器，为边沿触发方式。4 4根据逻辑功能的不同，触发器可分为：根据逻辑功能的不同，触发器可分为： (1) (1) RS触发器触发器 (2) (2) JK触发器触发器 (3) (3) D触发器触发器 (4) (4) T触发器触发器 （T触发器触发器 ） 5 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻

21、辑功能的触同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。发器可以用不同的电路结构来实现。6 6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。利用特性方程可实现不同功能触发器间逻辑功能的相互转换。3 3集成二进制计数器举例集成二进制计数器举例 （1 1）4 4位二进制同步加法计数器位二进制同步加法计数器7416174161RC1&Q1J1K&13Q&Q&RC11J1K&12Q&Q&RC11J1K&11Q&Q&RC11J1K&10Q0D1&1EPET

22、11D2D3DCPLDRDRCO 异步清零。异步清零。w7416174161具有以下功能：具有以下功能： 计数。计数。 同步并行预置数。同步并行预置数。RCO为进位输出端。为进位输出端。 保持。保持。41235671516CPD0D1D2GNDQ3Q2Q1Vcc74161891011121413RD3DDLEPETQ0RCOQCPQ0Q21Q3LDRDDD0D21D3EPETRCO121314150120清零异步同步置数加法计数保持三、集成计数器的应用三、集成计数器的应用（1 1）同步级联。）同步级联。例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用同步级

23、联方式构成的采用同步级联方式构成的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q（2 2）异步级联）异步级联 例：用两片例：用两片74191采用异步级联方式构成采用异步级联方式构成8位二进制位二进制异步可逆计数器。异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74

24、191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D二、实验设备二、实验设备 1 1示波器：示波器：cs-1022cs-1022。 2万用表。万用表。 3 3数字实验箱数字实验箱1计数器计数器74LS16174LS161是功能较强的是功能较强的TTL集成计数器，具有二进制、十进集成计数器，具有二进制、十进制加减及预置数功能。实验中应特别注意：输入脉冲幅度制加减及预置数功能。实验中应特别注意：输入脉冲幅度不能高于电源电压；不用的输入端不能悬空，必须按要求接不能高于电源电压；不用的输入端不能悬

25、空，必须按要求接地或接地或接+5V。 三、实验器件：三、实验器件：P5LdD01413Q0D316C038CrCP7VCC2GND6114T151074LS161Q1129Q2Q3四位二进制计数器1D1D2清零预置使能时钟预置数据输入输出工作模式RDLDEP ETCPD3 D2 D1 D0Q3 Q2 Q1 Q0011110111 0 01 1 d3 d2 d1 d0 0 0 0 0d3 d2 d1 d0保 持保 持计 数异步清零同步置数数据保持数据保持加法计数 2 2译码器译码器74LS47 74LS4774LS47是是BCDBCD七段译码带输出驱动器的译码器七段译码带输出驱动器的译码器, ,

26、 是与是与七七段共阳极数码管配套使用的译码器，管脚排列如下图段共阳极数码管配套使用的译码器，管脚排列如下图。162VCC14BGND413f1211eDBCD码七段译码器1A10BI/RBOb79c6153LT5a8CdgRBI7447 三、实验内容与步骤：三、实验内容与步骤：1 1二进制递增计数器二进制递增计数器（1 1）按右图接线（注意红色）按右图接线（注意红色的线与器件已接好）。的线与器件已接好）。（2 2）74LS16174LS161的的P P、T T、Cr Cr 、 LdLd端接端接输入输入，CPCP端接计数脉冲。端接计数脉冲。（3 3）输入单次脉冲，用万用）输入单次脉冲，用万用表测

27、量各个表测量各个Q Q端的电压，对照端的电压，对照表检查计数器的状态转换规律。表检查计数器的状态转换规律。LD+5VCP716V+74LS47caQ23aBcQ1 Q069f27874LS161eCP1fgdAP48beDTgdCGNDVCC16VCC109GND2bQ3计数脉冲计数脉冲进位输出进位输出COQ3 Q2 Q1 Q0 显示字码显示字码012345678910111213141516111111111111111010 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11

28、 1 0 01 1 0 11 1 1 01 1 1 10 0 0 02 2十进制递增计数器十进制递增计数器（1 1）将）将74LS16174LS161的的B/DB/D端接地，端接地，U/DU/D端接端接+5V+5V。（2 2）在）在CP端输入单次脉冲，端输入单次脉冲，观察数码管显示。观察数码管显示。（3 3）在）在CP端输入端输入1KHz1KHz连续脉连续脉冲 ， 用 示 波 器 观 察 并 记 录冲 ， 用 示 波 器 观 察 并 记 录CC4029CC4029各各Q Q端波形。端波形。B/DU/D+5VCP516V+74LS47caQ23aBcQ1 Q0699f27874LS161eCP1

29、10fgdAPE48beDCIgdCGNDVCC16VCC101GND15bQ3用74LS161同步四位二进制加法计数器构成的计数电路如图，试分析说明为几进制计数。CP RD LD P T 工作状态 0 清零 1 0 预置数 1 1 0 1 保持(包括C的状态) 1 1 0 保持 1 1 1 1 计数74LS161功能表1CPTCPQ3 Q2 Q1 Q0D3 D2 D1 D0LDRD1174LS16111五、实验报告五、实验报告1 1画出实验电路，作出计数器实测功能表。画出实验电路，作出计数器实测功能表。2 2绘出实测的二进制递增、十进制递增计数器的工作绘出实测的二进制递增、十进制递增计数器的

30、工作波形。波形。 六、思考题（写在实验报告中）六、思考题（写在实验报告中）1 1怎样用怎样用74LS16174LS161组成十二进制或六进制计数器？组成十二进制或六进制计数器？2 2试画出两位十进制计数、译码、显示电路接线图试画出两位十进制计数、译码、显示电路接线图。实验实验6 555定时器的应用定时器的应用一、实验目的一、实验目的 1掌握用掌握用555定时器构成的几种基本脉冲电路的定时器构成的几种基本脉冲电路的方法，并验证其功能。方法，并验证其功能。 2学习脉冲形成与整形电路的调试方法。学习脉冲形成与整形电路的调试方法。 3进一步熟悉用示波器测量方波信号周期及脉宽进一步熟悉用示波器测量方波信号周期及脉宽的方法。的方法。二、实验设备二、实验设备 1 1示波器：示波器：cs-1022cs-1022。 2数字万用表。数字万用表。