微机原理与接口技术_第12章存储器

1、12.4 12.4 存储器与存储器与CPUCPU的连接的连接存储芯片的数据线存储芯片的数据线 存储芯片的地址线存储芯片的地址线 存储芯片的片选端存储芯片的片选端 存储芯片的读写控制线存储芯片的读写控制线1存储器与控制总线的连接存储器与控制总线的连接 在控制总线中，与存储器相连的信号线为数不在控制总线中，与存储器相连的信号线为数不多，如多，如8086/8088最小方式下最小方式下的的M/IO(8088为为M/IO)、RD和和WR，最大方式下的，最大方式下的MRDC、MWTC、IORC和和IOWC等，连接也非常简单，等，连接也非常简单，有时这些控制线有时这些控制线(如如M/IO)也与地址线一同参与

2、地也与地址线一同参与地址译码，生成片选信号。址译码，生成片选信号。 2存储器与数据总线的连接存储器与数据总线的连接对于不同型号的对于不同型号的CPU，数据总线的数目不一定相，数据总线的数目不一定相同，连接时要特别注意。同，连接时要特别注意。若芯片的数据线正好若芯片的数据线正好8根根：一次可从芯片中访问一次可从芯片中访问到到8位数据全部数据线与系统的位数据全部数据线与系统的8位数据总线相连位数据总线相连若芯片的数据线不足若芯片的数据线不足8根：根：一次不能从一个芯片一次不能从一个芯片中访问到中访问到8位数据利用多个芯片扩充数据位位数据利用多个芯片扩充数据位,这个这个扩充方式简称扩充方式简称“位扩

3、充位扩充”.位扩充2114（1）A9A0I/O4I/O1片选片选D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE4多个位扩充的存储芯片的数据线多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数连接于系统数据总线的不同位数4其它连接都一样其它连接都一样4这些芯片应被看作是一个整体这些芯片应被看作是一个整体4常被称为常被称为“芯片组芯片组”8086 CPU的数据总线有的数据总线有16根，其中高根，其中高8位数据位数据线线D15 D8接存储器的高位库接存储器的高位库(奇地址库奇地址库)，低，低8位位数据线数据线D7 D0接存储器的低位库接存储器的低位库(偶地址库偶地址库)

4、，根，根据据BHE(选择奇地址库选择奇地址库)和和A0(选择偶地址库选择偶地址库)的不的不同状态组合决定对存储器做字操作还是字节操作。同状态组合决定对存储器做字操作还是字节操作。下图给出了由两片下图给出了由两片6116(2K 8)构成的构成的2K字字(4K字字节节)的存储器与的存储器与8086 CPU的连接情况。的连接情况。8位机和位机和8088 CPU的数据总线有的数据总线有8根，存储器为根，存储器为单一存储体组织，没有高低位库之分，故数据线单一存储体组织，没有高低位库之分，故数据线连接较简单。连接较简单。 6116A10A0OEWECED7D0 6116A10A0OEWECED15D8A1

5、1A1RDWRA0BHE6116与与8086 CPU的连接的连接例例 用1K4的2114芯片构成lK8的存储器系统。分析：分析： 每个芯片只能提供每个芯片只能提供4位数据，故需用位数据，故需用2片这片这样的芯片，它们分别提供样的芯片，它们分别提供4位数据至系统的数据位数据至系统的数据总线，以满足存储器系统的字长要求。总线，以满足存储器系统的字长要求。4设计要点设计要点：关键是处理好地址线、数据线、写：关键是处理好地址线、数据线、写信号线信号线 、片选信号线、片选信号线 的连接。的连接。（1）地址线共用（至系统地址总线低）地址线共用（至系统地址总线低10位）；位）；（2）数据线分别接入系统数据总

6、线的低）数据线分别接入系统数据总线的低4位和位和高高4位；位；（3） 端并在一起接至系统的存储器写信号；端并在一起接至系统的存储器写信号；（4） 端并在一起接至地址译码器输出。端并在一起接至地址译码器输出。A11A10译码器A9A9A0A0WRWEI/OI/OCS2114 (1).D0D3D4D7A9A0WEI/OI/OCS2114 (2). . . . .8088Y0M/IO3存储器与地址总线的连接存储器与地址总线的连接前面已经提到，对于由多个存储芯片构成的存储前面已经提到，对于由多个存储芯片构成的存储器，其地址线的译码被分成片内地址译码和片间器，其地址线的译码被分成片内地址译码和片间地址译

7、码两部分。片内地址译码用于对各芯片内地址译码两部分。片内地址译码用于对各芯片内某存储单元的选择，而片间地址译码主要用于产某存储单元的选择，而片间地址译码主要用于产生片选信号，以决定每一个存储芯片在整个存储生片选信号，以决定每一个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。单元中的地址范围，避免各芯片地址空间的重叠。片内地址译码在芯片内部完成，连接时只需将相片内地址译码在芯片内部完成，连接时只需将相应数目的低位地址总线与芯片的地址线引脚相连。应数目的低位地址总线与芯片的地址线引脚相连。寻址时，这部分地址的译码是在存储芯片内完成寻址时，这部分地址的译码是在存储芯片内完成的，我们称

8、为的，我们称为“片内译码片内译码”片内译码A9A0000H001H002H3FDH3FEH3FFH全0全1000000010010110111101111范围（16进制）A9A0片选信号通常要由高位地址总线经译码电路生成。存片选信号通常要由高位地址总线经译码电路生成。存储系统常需利用多个存储芯片扩充容量储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行也就是扩充了存储器地址范围进行“地址扩地址扩”，需要，需要利用存储芯片的片选端对多个存储芯片（组）进行寻利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系址这个寻址方法，主要通过将存储芯片的

9、片选端与系统的高位地址线相关联来实现统的高位地址线相关联来实现,这种扩充简称为这种扩充简称为“地址地址扩充扩充”或或“字扩充字扩充”地址扩充（字扩充）片选端片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000【例】【例】用2K8的2716存储器芯片组成8K8的存储器系统。分析：分析：每个芯片只能提供每个芯片只能提供2K个存储单元，故需个存储单元，故需用用4片这样的芯片，以满足存储器系统的字数片这样的芯片，以满足存储器系统的字数要求。要求。设计要点设计要点：关键是处理好地址线、数据线、写信：关键是处理好地址线、数据线

10、、写信号线号线 、片选信号线、片选信号线 的连接。的连接。1）地址线共用（至系统地址总线低）地址线共用（至系统地址总线低11位）；位）；（2）数据线共用（至系统数据总线）；）数据线共用（至系统数据总线）；（3） 端并在一起接至系统的存储器写信号；端并在一起接至系统的存储器写信号；（4） 端分别接至地址译码器的不同输出。端分别接至地址译码器的不同输出。A10A0OEO0O7M/IO8088A12A11A10A0RDD0D72176 (1)CEA10A0OEO0O72176 (2)CEA10A0OEO0O72176 (3)CEA10A0OEO0O72176 (4)CEY3Y2Y1Y0译码器.片选端

11、常有效A19A15A14A0 全全0全全1D7D027256EPROMA14A0CEn令芯片（组）的片选端常有效令芯片（组）的片选端常有效n不与系统的高位地址线发生联系不与系统的高位地址线发生联系n芯片（组）总处在被选中的状态芯片（组）总处在被选中的状态n虽简单易行、但无法再进行地址扩充，虽简单易行、但无法再进行地址扩充，会出现会出现“地址重复地址重复”地址重复4一个存储单元具有多个存储地址的现象一个存储单元具有多个存储地址的现象4原因：有些高位地址线没有用、可任意原因：有些高位地址线没有用、可任意4使用地址：出现地址重复时，常选取其中既好使用地址：出现地址重复时，常选取其中既好用、又不冲突的

12、一个用、又不冲突的一个“可用地址可用地址”4例如：例如：00000H07FFFH4选取的原则：高位地址全为选取的原则：高位地址全为0的地址的地址高位地址译码才更好译码和译码器4译码：将某个特定的译码：将某个特定的“编码输入编码输入”翻译为唯一翻译为唯一“有效输出有效输出”的过程的过程4译码电路可以使用门电路组合逻辑译码电路可以使用门电路组合逻辑4译码电路更多的是采用集成译码器译码电路更多的是采用集成译码器 常用的常用的2:4译码器：译码器：74LS139 常用的常用的3:8译码器：译码器：74LS138 常用的常用的4:16译码器：译码器：74LS154n图图12.1给出了给出了74LS138

13、的引脚图，表的引脚图，表12.2为为74LS138译码器的真值表。译码器的真值表。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y图图12.1 74LS138引脚引脚全译码4所有的系统地址线均参与对存储单元的译码寻所有的系统地址线均参与对存储单元的译码寻址址4包括低位地址线对芯片内各存储单元的译码寻包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）码寻址（片选译码）4采用全译码，采用全译码，每个存储单元的地址都是唯一的，每个存储单元的地址都是唯

14、一的，不存在地址重复不存在地址重复4译码电路可能比较复杂、连线也较多译码电路可能比较复杂、连线也较多全译码示例全译码示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范围A12A0A19A18A17A16A15A14 A13部分译码部分译码4只有部分（高位）地址线参与对存储芯片的译只有部分（高位）地址线参与对存储芯片的译码码4每个存储单元将对应多个地址每个存储单元将对应多个地址（地址重复），（地址重复），需要选取一个可用地址需要选取一个可用地址4可简

15、化译码电路的设计可简化译码电路的设计4但系统的部分地址空间将被浪费但系统的部分地址空间将被浪费部分译码示例部分译码示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11A0一个可用地址123410101010000001010011全0全1全0全1全0全1全0全120000H20FFFH21000H21FFFH22000H22FFFH23000H23FFFH线选译码线选译码4只用少数几根高位地址线进行芯片的译码，只用少数几根高位地址线进行芯片的译码

16、，且每根负责选中一个芯片（组）且每根负责选中一个芯片（组）4虽构成简单，但地址空间严重浪费虽构成简单，但地址空间严重浪费4必然会出现地址重复必然会出现地址重复4一个存储地址会对应多个存储单元一个存储地址会对应多个存储单元4多个存储单元共用的存储地址不应使用多个存储单元共用的存储地址不应使用线选译码示例线选译码示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12A0一个可用地址121 00 1全0全1全0全104000H05FFFH02000H03FFFH切记： A14 A1300的情况不能出现00000H01FFFH的地址不可使用片选端译码小结片选

17、端译码小结4存储芯片的片选控制端可以被看作是一根最高存储芯片的片选控制端可以被看作是一根最高位地址线位地址线4在系统中，主要与地址发生联系：包括在系统中，主要与地址发生联系：包括地址空地址空间的选择间的选择（接系统的（接系统的IO/M*信号）和信号）和高位地址高位地址的译码选择的译码选择（与系统的高位地址线相关联）（与系统的高位地址线相关联）4对一些存储芯片通过片选无效可关闭内部的输对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用出驱动机制，起到降低功耗的作用I/O1I/O4RAM12114A9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWEC

18、SI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A13BCY0Y1Y2Y3Y2BG2AG11A15A14G1IO/M图图12.3 字位同时扩展连接图字位同时扩展连接图芯 片A15A10A9A0地址范围RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH表表12.4 各组芯片的地址范围各组芯片的地址范围小小 结结（1）地址线共用（至系统地址总线低）地址线共用（至系统地址总线低10位）；位）；（2