间接补码阵列乘法器地设计组成原理课程设计报告材料

1、word航空航天大学课程设计报告课程设计名称：计算机组成原理课程设计课程设计题目：间接补码阵列乘法器的设计院系：计算机学院专业：计算机科学与技术班级：学号：姓名：指导教师：完成日期：2015年1月16日I / 19word第1章总体设计方案11.1 设计原理11.2 设计思路2设计环境2第2章详细设计方案52.1 顶层方案图的设计与实现5创建顶层图形设计文件5器件的选择与引脚锁定5编译、综合、适配62.2 功能模块的设计与实现62.2.1 细胞模块的设计与实现62.2.2 全加器模块的设计与实现72.3 仿真调试11第3章编程下载与硬件测试133.1 编程下载133.2 硬件测试与结果分析13

2、参考文献15附录电路原理图16I / 19word第1章总体设计方案1.1 设计原理由于计算机采用补码做加减运算，所以设计阵列补码乘法器能防止码制转换,提高机器效率。可以利用原码阵列乘法器来设计补码阵列乘法器，这时需要在计算前先进展原码-补码的转换。乘法器的常规设计是适用“用行移位和“并行加法相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，不能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并行乘法器。阵列乘法器采用类似于人工计算的方法进展乘法运算。人工计算方法是用乘数的每一位去乘被乘数，然后

3、将每一位权值对应相加得出每一位的最终结果。如图1.1所示，用乘数的每一位直接去乘被乘数得到局部积并按位列为一行，每一行局部积末位与对应的乘数数位对齐，表现对应数位的权值。将各次局部积求和，即将各次局部积的对应数位求和即得到最终乘积的对应数位的权值。011010*001001011010000000000000011010000000000000图1.1人工计算乘法示例阵列乘法器采用类似人工的计算方法来完成乘法计算。阵列的每一行送入乘数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。该方案所用加法器数量很多，但部结构规如此性强，标准化程度高，适于用超大规模集成电路的批量生产。1.2

4、设计思路一、整体局部：阵列乘法器采用的是先逐位求解局部积，由于求解每一位的局部积是并行完成的，因此可以节省很多的计算时间，由于本课程设计要求的是设计一个六位乘六位的阵列乘法器，最高位为符号位，因此此阵列乘法器的整体设计包括25个加法器模块，加法器模块中由一个与门和一个全加器构成，由四个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理图设计输入方式，所谓的全加器就是就是两个数X、Y与进位输入CIN相加可得全加和POUT和进位输出COUT,三个补码转换模块。二、单元局部：设计整体框图中的每个细胞模块，每个模块实现的功能是计算局部积和向高位的进位。三、仿真局部：将整个电路连好之后

5、即可进展仿真，用以验证设计是否正确。四、下载局部：仿真成功之后即可进展此局部，在编译、调试之后形成的*.bit文件即可下载到XCV200可编程逻辑芯片中，经硬件测试验证设计的正确性。设被乘数和乘数均为补码分别为A=a6a5a4a3a2a1B=b6b5b4b3b2b1,其中a6和b6为符号位，用括号括起来表示这一位有负的位权值。根据补码和真值的转换可以知道(如图1.2所示)：补码/的真值n=xrjX(-25)+X2l+ajX21+fl2X22+a；X21+X2°:补码B的真值b=X(-25)+加乂2。+力X2+岳乂2N+小乂2】+加X2图1.2补码和真值转换公式1.3 设计环境1硬件环

6、境?伟福COP2000型计算机组成原理实验仪COP2000计算机组成原理实验系统由实验平台、开关电源、软件三大局部组成实验平台上有存放器组R0-R3、运算单元、累加器A、暂存器B、直通/左移/右移单元、地址存放器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址存放器、指令存放器、微程序控制器、组合逻辑控制器、扩展座、总线插孔区、微动开关、逻辑笔、脉冲源、20个按键、字符式LCD、RS232口。COP2000计算机组成原理实验系统各单元部件都以计算机结构模型布局，清晰明了，系统在实验时即使不借助PC机，也可实时监控数据流状态与正确与否，实验系统的软硬件对用户的实验设计具有完全的开放

7、特性，系统提供了微程序控制器和组合逻辑控制器两种控制器方式，系统还支持手动方式、联机方式、模拟方式三种工作方式，系统具备完善的寻址方式、指令系统和强大的模拟调试功能。2EDA环境是Xilinx公司的可编程期间开发工具，该系统由设计入口工具、设计实现工具、设计验证工具三大局部组成如图1.3所示。设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言HDL编辑器、LogiBLOX模块生成器、Xilinx核生成器等软件。其功能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流程引擎、限制编辑器、基片规划器、FPGA编辑器、FPGA写入器等软件。设计实现工具用于将网络表转

8、化为配置比特流，并下载到器件。设计验证工具包括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系与输出结果进展检验。?COP2000集成调试软件COP2000集成开发环境是为COP2000实验仪与PC机相连进展高层次实验的配套软件，它通过实验仪的串行接口和PC机的串行接口相连，提供汇编、反汇编、编辑、修改指令、文件传送、调试FPGA实验等功能，该软件在Windows下运行。COP2000集成开发环境界面如图1.4所示。图1.4COP2000计算机组成原理集成调试软件17 / 19第2章详细设计方案2.1 顶层方案图的设计与实现顶层方案图实现阵列乘法器的输入/输出、以与乘法器的芯片连接

9、等逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。2.1.1 创建顶层图形设计文件顶层图形文件的设计实体主要由一个由全加器器和与门组成的芯片CELL等模块组装而成的一个完整的可编程逻辑芯片U37。而以上顶层图形文件的设计可利用中逻辑器件实现，顶层图形文件结构如图2.1所示。LOC-P33 LOC-P4I LOC-P4J LOC-P3S LOC-P33 LOC-P36 LOf=PTK LOC=P47LOG尹 附 LCC-P43 L0C=P5JLOC=P53LQC=P54J

10、t.g.g0<>m41Al<2o4*A-4S皿cID<17114SIZg13QIQ1 LOC-P176 律L LOC*152 LOC-PH7 LOC-P125 LOC-P124 LDC-P1O& - LOf=pmB <pai ' LOCW7LOC=PK -' LOC*P93 ofSi- LOC=P7l6图2.1阵列乘法器的设计图形文件结构2.1.2 器件的选择与引脚锁定1器件的选择由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为XilinxXCV200可编程逻辑芯片。2引脚锁定把顶层图形

11、文件中的输入/输出信号安排到XilinxXCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号与XilinxXCV200芯片引脚对应关系如表2.1所示。表2.1信号和芯片引脚对应关系图形文件中的输入/输出信号XCV200芯片弓1脚信号A0P41A1P40A2P39A3P38A4P36A5P35B0P47B1P48B2P49B3P50B4P53B5P54Q0P178Q1P152Q2P147Q3P125Q4P124Q5P109Q6P108Q7P107Q8P99Q9P93Q10P782.1.3 编译、综合、适配利用的原理图编辑器对顶层图形文件进展编译，并最终生成网络表文件，利用设计实现工具经综合

12、、优化、适配，生成可供时序仿真的文件和器件下载编程文件。2.2 功能模块的设计与实现定点原码一位乘法器的底层设计包括控制器运算控制电路、一个由存放器和与门组成的芯片、加法器与两个存放器的实现由XilinxXCV200可编程逻辑芯片分别实现。2.2.1 细胞模块的设计与实现该模块主要用于求解局部积、低位的进位的输入求和、向高位的进位以与本位积。(1)创建细胞模块设计原理图。控制器原理结构如图2.2所示:U3A5BCOClADDmD丫DPAT DCll AND2图2.2细胞模块逻辑框图2创建元件图形符号为能在图形编辑器原理图设计输入方式中调用CONTROLER芯片,需要为CONTROLER模块创建

13、一个元件图形符号，可利用Xilinxfoundationf3.1编译器中的如下步骤实现：Tools=>Symbol亚1220=>下一步。其中X、Y为被乘数与乘数，CI为地位的进位，CO为向高位的输出。PAT为局部积。该元件图形符号如图：2.2.2 全加器模块的设计与实现本设计需要用到全加器，目前在数字计算机中实现两个二进制之间的算术运算无论是加、减、乘、除，都是化做假如干步加法运算进展的。因此，加法器是构成算术运算器的根本单元。将两个多位二进制数相加时，除了最低位以外，每一位都应考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加，这种运算成为全加，所用电路称为全加器

14、。由于在的元件库中未找到单全加器芯片，因此需要自行设计全加器并封装成芯片使用。(1)全加器的逻辑设计。首先先要写出全加器的真值表，根据真值表设计逻辑电路。表2.2全加器真值表XYCISCO00000001100101001101100101010111001111112列出逻辑表达式并化简列出表2.1对应S、CO勺卡诺图，如图:AB CI > 000101110010111010SABCI 000101110001010111CO图2.4全加器卡诺图采用合并零并求反的化简方法化简。得到S和CO的逻辑表达式:S=(ABCI+ABCI+ABCI+ABCI)co=(aB+BcI+acI)3全加

15、器的逻辑电路选用根本的逻辑元件，按照上面两个表达式连接电路，如图2.5所示:图2.5全加器逻辑电路图4创建元件图形符号完成了全加器的逻辑电路设计之后，为方便在其它电路模块里应用，可将逻辑电路图封装成全加器芯片，该全加器芯片为三输入二输出芯片。该芯片符号如U3图2.5所示。COADD图2.6全加器图形符号(5)加法器逻辑电路6功能仿真对创建的全加器器模块进展功能仿真，验证其功能的正确性，可用XilinxFoundationf3.1编译器Simulator模块实现。仿真结果如图2.7所示：co,o.图2.7全加器仿真结果2.3 仿真调试仿真调试主要验证设计电路逻辑功能的正确性，本设计中主要采用功能

16、仿真方法对设计的电路进展仿真。1建立仿真波形文件与仿真信号选择功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设置参数，对波形的现实比例进展调整。2功能仿真结果与分析功能仿真波形结果如图2.8所示，仿真数据结果如表2.3所示。通过对输入数据进展人工计算并与仿真结果进展比照，可以看出功能仿真结果是正确的，进而说明电路设计的正确性。但是仅仅凭借波形的正确与否不能完全判定设计的合理性，因此在下载到硬件实现的过程中，还要考虑硬件配置的问题，例如硬件的时钟脉冲是上升沿还是下降沿，因此在仿真时，要以硬件配置为依据，根据芯片的引脚，以与其它的硬件参数在设计好的电路的根底上进展模拟，这样才能保

17、证或者说减小下载到实际芯片后失败的几率。图2.8阵列乘法器功能仿真波形结果表2.3阵列仿真数据输入(t<=1us)电平G0A00A11A20A31A41A50B01B10B20B31B40B50经人工计算这个两个六位二进制数011010*001001的结果为：与仿真结果完全一样，因此可根本确定该电路设计合理正确。第3章编程下载与硬件测试编程下载利用COP2000仿真软件的编程下载功能，将得到.bit文件下载到XCV200实验板的XCV200可编程逻辑芯片中。3.2硬件测试与结果分析利用XCV200实验板进展硬件功能测试。阵列乘法器的输入数据通过XCV200实验板的输入开关实现，输出数据通

18、过XCV200实验板的数码管实现，其对应关系如表3.1所小。表3.1XCV200实验板信号对应关系引脚作用XCV200芯片弓|脚信号XCV200实验板被乘数A0K4:0A1K4:1A2K4:2A3K4:3A4K4:4A5K4:5乘数B0K3:0B1K3:1B2K3:2B3K3:3B4K3:4B5K3:5接地GK4:7输入参数作为输入数据，逐个测试输出结果，即用XCV200实验板的开关K0和K1控制数据输入，同时观察数码管的显示结果，得到如图3.1所示的硬件测试结果。-Ol x|rroiirkuu1和"区1/维1理'又134,1 -3, JD6192,:内,】WJ9工氐3或口1

19、743A 1*j 博4 1 曲/ 1依1S7?Xtf/207, K)&.：己感 J作IlaoLW5由ILL口mI DOTH oom OOH11解明XCV2003洞 口口M通1n 口nrKL 问E64 口也上而:1IR9 削1571TL唯一第即:也 g s 丁 m zn n uuez I nQQ2SSSS2口也股同工k as ui tt rn ri sisasiis 唯口四匪邛21 4 口1 317串 21fi , Z20,322? 223334.22m 23Or2JLJ3i 2H 35 口也况决心川4, IJUL. UUEb IJj'7 叽(M工俅J北田崎B 0弭074 DIO

20、, C 21.023,25M工 02?,皿CCy 010.Oil, 012,OnrCL%OUp msg »3j.a LOTJM, IQB L3d, 皿 152rl用.凤跖皿 LllJlO 003,034LO3SL 回00瓦(1 况 口 4Q. M1C5XU 巩旧口, U d 13 % »'1 C« 3, WikO6：B 解, OTQ, 07 1 Q72p E3 EC= C3IX0E1, 0S2,IZE4., C82, OEZ； DEI T 国4 c的工。鱼.酹1 加 U J tt2 jmniiim&LLa. is?, m 悦 ix n?, w IIO. IlXH&l 啊必 d 131. L33.1381 MD阳 a<H«)cs 标EHBL0 口0 0 uRAM存的七位冲r遑逢感押CLOCK IWTF2t3 PltPi图3.1硬件测试结果图经人工计算验证可以看出硬件测试结果是正确的，说明电路设计完全正确,由此可知结果验证正确，间接补码阵列乘法器设计成功。参考文献1M.：东北大学，20012王爱英.计算机组成与结构（第4版）M.:清华大学，20063延滨.微型计算机系统原理、接口与ED破计技术M.