第7讲第5章存储器扩展电路和总线扩展

1、2022-3-13第4章 TMS320DM642中断系统12022-3-1321.支持的数据宽度支持的数据宽度8位、位、16位、位、 32位和位和64位位 。2022-3-133DM642通过通过EMIFA接口扩展外部存储器时，使用接口扩展外部存储器时，使用ACE0ACE3信号作为空间片选信号，可以把外扩的信号作为空间片选信号，可以把外扩的存储器映射在存储器映射在CE0CE3不同空间中，每个存储空间不同空间中，每个存储空间的大小为的大小为256MB： CE0空间空间 0 x800000000 x8FFF FFFF CE1空间空间 0 x900000000 x9FFF FFFF CE2空间空间

2、0 xA00000000 xAFFF FFFF CE3空间空间 0 xB00000000 xBFFF FFFF2022-3-134NAMENO. TYPEDESCRIPTIONAECLKINH25I 外部时钟输入，最高输入时钟外部时钟输入，最高输入时钟频率频率133MHzAECLKOUT2J23O/Z时钟输出，输出的时钟频率可时钟输出，输出的时钟频率可编程，可为时钟源频率的编程，可为时钟源频率的1分频、分频、2分频或分频或4分频分频AECLKOUT1J26O/Z时钟输出，输出的时钟频率等时钟输出，输出的时钟频率等于时钟源的频率于时钟源的频率EMIFA接口同步时钟的来源取决于地址总线引脚接口同步

3、时钟的来源取决于地址总线引脚AEA20:19 的电平状态。的电平状态。 AEA20:19 0 0：来自：来自AECLKIN引脚（缺省）引脚（缺省） 0 1：来自：来自CPU，对，对CPU主时钟进行主时钟进行4分频分频 1 0：来自：来自CPU，对，对CPU主时钟进行主时钟进行6分频分频 1 1：保留未用：保留未用2022-3-1352022-3-136 GBLCTLEMIF global control register CE0CTLEMIF CE0 space control register CE1CTLEMIF CE1 space control register CE2CTLEMIF

4、CE2 space control register CE3CTLEMIF CE3 space control register见见SPRU266E P1342022-3-137 CE0SECEMIF CE0 space secondary control register CE1SECEMIF CE1 space secondary control register CE2SECEMIF CE2 space secondary control register CE3SECEMIF CE3 space secondary control register SDCTLEMIF SDRAM co

5、ntrol register SDTIMEMIF SDRAM refresh control register SDEXTEMIF SDRAM extension register PDTCTLEMIF peripheral device transfer control register2022-3-138Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL3120：Reserved. The reserved bit location is always read as 0. A value writte

6、n to this field has no effect.2022-3-139GBLCTL1918：EK2RATE ，AECLKOUT2引脚时钟输出分频控制位。 “00” 原始时钟频率(AECLKIN、主时钟/4、主时钟/6)； “01”2分频的原始时钟频率； “10”4分频的原始时钟频率； “11”一保留未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1310GBLCTL17：EK2HZ，AECLKOUT2时钟输出控制位。 “0”一若EK2EN等于“1”，AECLKOUT2引脚输出连续时钟脉冲

7、； “1”一AECLKOUT2引脚处于高阻状态。GBLCTL16：EK2EN，AECLKOUT2电平输出使能位。 “0”AECLKOUT2引脚输出低电平； “1”AECLKOUT2输出时钟使能。 Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1311GBLCTL1514：保留未用。GBLCTL13：BRMODE，总线请求控制位。 “0”BUSREQ引脚信号用于存储器读写过程中挂起状态或工作状态的指示； “1”BUSREQ引脚信号用于存储器读写过程中刷新、挂起和工作3种状态的指示。GBLCTL12：保留

8、未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1312GBLCTL11：BUSREQ，总线请求信号(BUSREQ引脚信号)输出指示位。 “0”BUSREQ引脚输出低电平，表明没有存储器被刷新、挂起或访问； “1”BUSREQ引脚输出高电平，表明存储器被刷新、挂起或访问。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1313GBLCTL10：ARDY，ARDY input bit. Valid ARDY

9、bit is shown only when performing asynchronous memory access (when async CEn is active). “0”ARDY input is low，表明外部设备未准备就绪； “1”ARDY input is high，表明外部设备已淮备就绪。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1314Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL

10、9：HOLD，HOLD input bit. “0”HOLD 引脚输入低电平，外部设备正在向EMIFA接口请求； “1”HOLD引脚输入高电平，没有外部设备发出请求。2022-3-1315Legend: R/W = Read/Write; R = Read only; -n = value after resetGBLCTL8：HOLDA，HOLDA output bit. “0”HOLDA引脚输出低电平，表明外部设备可以使用EMIFA接口； “1”HOLDA引脚输出高电平，表明外部设备不能使用EMIFA接口。2022-3-1316Legend: R/W = Read/Write; R = R

11、ead only; -n = value after resetGBLCTL7：NOHOLD，HOLD引脚信号使能位。 “0”HOLD引脚保持请求信号有效，HOLD引脚功能被使能； “1”HOLD保持请求信号无效，HOLD引脚保持请求功能被屏蔽。2022-3-1317GBLCTL6：EKlHZ，AECLKOUTl引脚输出控制位。 “0”一如果EKlEN等于“1”，AECLKOUTl引脚输出连续的时钟脉冲； “1”一AECLKOUTl引脚处于高阻状态。GBLCTL5：EKlEN，AECLKOUTl时钟输出使能位。 “0”一AECLKOUTl引脚输出低电平； “1”一AECLKOUTl引脚时钟输出

12、使能。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1318GBICTL4：CLK4EN，CLKOUT4引脚使能位。 “0”CLKOUT4引脚输出高电平； “1”CLKOUT4引脚使能，输出时钟脉冲。CLKOUT4引脚与GP1引脚复用，复位过程中CLKOUT4引脚处于使能状态，并输出时钟脉冲，DM642复位结束后，可通过配置GPEN寄存器把该引脚配置为GP1。 Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1

13、319GBLCTL3：CLK6EN，CLKOUT6使能位。 “0”CLKOUT6引脚输出高电平； “1”CLKOUT6引脚使能，输出时钟脉冲。CLKOUT6引脚与GP2引脚复用，复位过程中CLKOUT6引脚处于使能状态，并输出时钟脉冲，DM642复位结束后，可通过配置GPEN寄存器把该引脚配置为GP2。GBLCTL20：保留未用。Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1320Legend: R/W = Read/Write; R = Read only; -n = value after re

14、setMYTYPE (CECTL7:4)是空间控制寄存器CECTLx中很重要的字段，用于设置EMFA接口的数据宽度和接口类型。 “0 x0”EMIFA接口配置为8位数据宽度的异步接口； “0 x1” EMFA接口配置为16位数据宽度的异步接口；“0 x2”EMIFA接口配置为32位数据宽度的异步接口；2022-3-1321Legend: R/W = Read/Write; R = Read only; -n = value after reset“0 x3” EMIFA接口配置为32位数据宽度的SDRAM接口；“0 x4” EMIFA接口配置为32位同步程序存储器接口；“0 x5”“0 x7”

15、 保留未用；“0 x8” EMIFA接口配置为8位数据宽度的SDRAM接口；2022-3-1322Legend: R/W = Read/Write; R = Read only; -n = value after reset“0 x9” EMFA接口配置为16位数据宽度的SDRAM接口；“0 xA” EWFA接口配置为8位数据宽度同步程序存储器接口；“0 xB” EMFA接口配置为16位数据宽度同步程序存储器接口；“0 xC” EMFA接口配置为64位数据宽度的异步存储器接口；2022-3-1323Legend: R/W = Read/Write; R = Read only; -n = va

16、lue after reset“0 xD” EMFA接口配置为64位数据宽度的SDRAM接口：“0 xE” EMIFA接口配置为64位数据宽度同步程序存储器接口；“0 xF” 保留未用。2022-3-1324Legend: R/W = Read/Write; R = Read only; -n = value after resetSNCCLK (CESEC6) EMIFA接口同步时钟选择控制位。 “0”AECLKOUTl引脚的输出时钟作为EMIFA接口同步时钟； “1” AECLKOUT2引脚的输出时钟作为EMIFA接口同步时钟。2022-3-1325Legend: R/W = Read/W

17、rite; R = Read only; -n = value after resetSYNCWL(CESEC3:2)用于设置“写”数据时的延迟时间。 “0” 延迟时间设置为0个时钟周期； “1” 延迟时间设置为1个时钟周期； “2” 延迟时间设置为2个时钟周期； “3” 延迟时间设置为3个时钟周期。2022-3-1326Legend: R/W = Read/Write; R = Read only; -n = value after resetSYNCRL(CESECl:0)用于设置“读”数据时的延迟时间。 “0” 延迟时间设置为0个时钟周期； “1” 延迟时间设置为1个时钟周期； “2”

18、延迟时间设置为2个时钟周期； “3” 延迟时间设置为3个时钟周期。2022-3-1327Legend: R/W = Read/Write; R = Read only; -n = value after reset2022-3-1328The SDRAM timing register (SDTIM) controls the refresh period in terms of EMIF clock cycles.The SDRAM extension register (SDEXT) allows programming of many parameters of SDRAM. The p

19、eripheral device transfer control register configures the latency of the PDT signal with respect to the data phase of the transaction.2022-3-1329控制信号：控制信号：2022-3-1330DM642D7:02022-3-1331A M 2 9 LV 0 3 3 C 是是AMD公司提供的一种公司提供的一种FLASH存储器芯片，存储器芯片，容量为容量为4M8位，单位，单电源供电，电源电压电源供电，电源电压范围为范围为2.73.6V，该，该芯片可以与芯片可以

20、与DM642直直接连接。接连接。 2022-3-1332AM29LV033C2022-3-1333Am29LV033C Sector Address Table2022-3-13342022-3-13352022-3-1336AM29LV033C芯片的总线操作芯片的总线操作2022-3-1337AM29LV033C芯片的地址线共有芯片的地址线共有22条条A21:0，但，但DM642的地址线只有的地址线只有20条条AEA22:3，两种芯片之，两种芯片之间的地址线数量不匹配，所以间的地址线数量不匹配，所以DM642不能遍历不能遍历FLASH芯片的所有地址单元。芯片的所有地址单元。为了解决这一问题，

21、在为了解决这一问题，在DM642电路系统中采用电路系统中采用CPLD器件器件EPM7128AETC，把把FLASH芯片的地址芯片的地址线引脚线引脚A21:19与与CPLD器件的输入器件的输入/输出引脚连接，输出引脚连接，通过通过A21:19把把FLASH存储区的存储区的64个扇区划分为个扇区划分为8个个页，每页包括页，每页包括8个扇区个扇区。2022-3-13382022-3-1339FLASHCS引脚信号是引脚信号是AM29LV033C的片选信号，的片选信号，在在CPLD器件中，器件中，FLASHCS信号由信号由DM642的地址的地址线引脚信号线引脚信号TEA22和和TCEl空间片选信号取空

22、间片选信号取“或或”而而得，得，TEA22低电平时选中低电平时选中AM29LV033C芯片。芯片。2022-3-1340PAl9、PA20和和PA21这这3个引脚用于管理个引脚用于管理FLASH存储存储器的页，要实现这一点，器的页，要实现这一点，需要在需要在CPLD内部扩展寄内部扩展寄存器存器，用于控制，用于控制A21:19引脚信号引脚信号(即用于即用于FLASH翻翻页页)。 DM642通过操作寄存器端口实现遍历通过操作寄存器端口实现遍历FLASH芯片所芯片所有地址单元的任务。有地址单元的任务。2022-3-134174373_1:页选择页选择寄存器寄存器(写入写入)； 74373_2:页选择

23、页选择寄存器寄存器(读取读取)2022-3-1342使用使用/ACE1引脚选择引脚选择CE1子空间子空间31DM642地址引脚地址引脚74LS373_174LS373_224252627282930地址地址23EA19EA20EA21EA22DM642地址引脚地址引脚74LS373_174LS373_216171819202122地址地址1110010011页选择寄存器端口地址页选择寄存器端口地址2022-3-1343EA1815EA11EA12EA13EA14EA15EA16EA17DM642地址引脚地址引脚74LS373_174LS373_2891011121314地址地址EA107EA3

24、EA4EA5EA6EA7EA8EA9DM642地址引脚地址引脚74LS373_174LS373_20123456地址地址100010100010页选择寄存器端口地址页选择寄存器端口地址页选择寄存器【页选择寄存器【74373_1 (写入写入)和和 74373_2 (读取读取)】的端口地址是：的端口地址是：0 x9008 0011。2022-3-1344向端口地址向端口地址0 x90080011写入页选择关键字，该关键字写入页选择关键字，该关键字转化为转化为PA21、PA20、PA19引脚控制信号，即可对所引脚控制信号，即可对所页编码页编码 PA21 PA20 PA19 页选择关键字页选择关键字0

25、0000 x0010010 x0120100 x0230110 x0341000 x0451010 x0561100 x0671110 x07要访问的要访问的flash页面页面进行选择。进行选择。2022-3-1345使用使用/ACE1引脚选择引脚选择CE1子空间子空间31DM642地址引脚地址引脚Flash地址地址24252627282930地址地址23EA19EA20EA21EA22DM642地址引脚地址引脚Flash引脚引脚Flash地址地址16171819202122地址地址DM642访问访问Flash芯片每页的页内空间时所使用的芯片每页的页内空间时所使用的地址地址Flash引脚引脚即

26、flash芯片的/CE即DM642的/ACE11100A16A17A18如图如图0如图如图2022-3-1346EA1815EA11EA12EA13EA14EA15EA16EA17DM642地址引脚地址引脚Flash引脚引脚Flash地址地址891011121314地址地址EA107EA3EA4EA5EA6EA7EA8EA9DM642地址引脚地址引脚Flash引脚引脚Flash地址地址0123456地址地址DM642访问访问Flash芯片芯片AM29LV033C每页的页内空每页的页内空间时所使用的地址：间时所使用的地址：0 x9000 0000 0 x9007 FFFFDM642访问访问Fla

27、sh芯片每页的页内空间时所使用的芯片每页的页内空间时所使用的地址地址A15A8A9A10A11A12A13A14A7A0A1A2A3A4A5A62022-3-1347DM642EA21 EA20 EA19Flash引脚引脚A18A17A162022-3-1348扇区编号扇区编号 地址范围地址范围00 x9000 00000 x9000 FFFF10 x9001 00000 x9001 FFFF20 x9002 00000 x9002 FFFF30 x9003 00000 x9003 FFFF40 x9004 00000 x9004 FFFF50 x9005 00000 x9005 FFFF60

28、 x9006 00000 x9006 FFFF70 x9007 00000 x9007FFFFDM642访问访问Flash芯片芯片AM29LV033C每页内的各扇区每页内的各扇区时所使用的地址：时所使用的地址：2022-3-1349(1) 中断向量表文件中断向量表文件 (.asm) 在该程序中不使用任何中断。在该程序中不使用任何中断。2022-3-1350 .global _vectors .global _c_int00 .global _vector1 .global _vector2 .global _vector3 .global _ vector4 .global _vector5

29、.global _vector6 .global _vector7 .global _vector8 .global _vector9 .global _vector10 .global _vector11 .global _vector12 .global _vector13 .global _vector14 .global _vector152022-3-1351.ref _c_int00VEC_ENTRY .macro addr STW B0,*-B15 MVKL addr,B0 MVKH addr,B0 B B0 LDW *B15+,B0 NOP 2 NOP NOP .endm_vec_dummy: B B3 NOP 5.sect “.text:vecs”.align 10242022-3-1352_vectors:_vector0: VEC_ENTRY _c_int00 _vector1: VEC_ENTRY _vec_dummy _vector2: VEC_ENTRY _vec_dummy _vector3: VEC_ENTRY