微处理器系统结构与嵌入式系统设计(第二版)答案全

1、1.2 以集成电路级别而言，电脑系统的三个主要组成局部是什么？中央处理器、存储器芯片、总线接口芯片1.3 阐述摩尔定律。每 18 个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一 半。1.5 什么是 SoC ？什么是 IP 核，它有哪几种实现形式？SoC ：系统级芯片、片上系统、系统芯片、系统集成芯片或系统芯片集等，从应用 开发角度出发，其主要含义是指单芯片上集成微电子应用产品所需的所有功能系统。IP 核：满足特定的标准和要求，并且能够在设计中反复进行复用的功能模块。它 有软核、硬核和固核三种实现形式。1.8 什么是嵌入式系统？嵌入式系统的主要特点有哪些？概念：以应用为中心，以电

2、脑技术为根底，软硬件可裁剪，适应应用系统对功能、 可靠性、本钱、体积和功耗的严格要求的专用电脑系统，即“嵌入到应用对象体系中的 专用电脑系统 。特点： 1、嵌入式系统通常是面向特定应用的。2、嵌入式系统式将先进的电脑技术、半导体技术和电子技术与各个行业的 具体应用相结合的产物。3、嵌入式系统的硬件和软件都必须高效率地设计，量体裁衣、去除冗余，力争在同样的硅片面积上实现更高的性能。4、嵌入式处理器的应用软件是实现嵌入式系统功能的关键，对嵌入式处理器系统软件和应用软件的要求也和通用电脑有以下不同点。 软件要求固体化，大多数嵌入式系统的软件固化在只读存储器中； 要求高质量、高可靠性的软件代码； 许多

3、应用中要求系统软件具有实时处理能力。5、嵌入式系统和具体应用有机的结合在一起，它的升级换代也是和具体产品同步进行的，因此嵌入式系统产品一旦进入市场，就具有较长的生命周期。6、嵌入式系统本身不具备自开发能力，设计完成以后用户通常也不能对其中的程序功能进行修改，必须有一套开发工具和环境才能进行开发。2.2 完成以下逻辑运算1101+1.01 = 110.0121010.001-10.1 = 111.1013-1011.0110 1-1.1001 = -1100.1111 1410.1101-1.1001 = 1.015110011/11 = 100016-101.01/-0.1 = 1010.12

4、.3 完成以下逻辑运算1)1011 0101V1111 0000 =1111 01012)1101 0001A1010 1011 =1000 00013)1010 1011 0001 1100 =1011 01112.4 选择题(1)以下无符号数中最小的数是(A)0A.(01A5)hB.(1,1011,0101)BC. (2590) dD.(3764)o(2)以下无符号数中最大的数是(B)0A. (10010101)bB.(227)oC.(96) hD.(143)d(3)在机器数A 中，零的表示形式是唯一的。A.补码B.原码C.补码和反码D.原码和反码(4)单纯从理论出发，电脑的所有功能都可以

5、交给硬件实现。而事实上，硬件只实现比拟简单的功能，复杂的功能那么交给软件完成。这样做的理由是BCD A. 提高解题速度B. 降低本钱C. 增强电脑的适应性，扩大应用面D. 易于制造5编译程序和解释程序相比，编译程序的优点是D ,解释程序的优点是C oA. 编译过程解释并执行过程花费时间短B. 占用内存少C. 比拟容易发现和排除源程序错误D. 编译结果目标程序执行速度快2.5通常使用逻辑运算代替数值运算是非常方便的。例如，逻辑运算AND将两个位组合的方法同乘法运算一样。哪一种逻辑运算和两个位的加法几乎相同？这样情况下会导致什么错误发生？逻辑运算OR和两个位的加法几乎相同。问题在于多个 bit的乘

6、或加运算无法用AND或OR运算替代，因为逻辑运算没有相应的进位机制。2.6假设一台数码相机的存储容量是256MB，如果每个像素需要 3个字节的存储空间，而且一张照片包括每行 1024个像素和每列1024个像素，那么这台数码相机可以存放多少张 照片？每张照片所需空间为：1024*1024*3=3MB贝U 256M可存照片数为：256MB/3MB疋85张。2.14某测试程序在一个 40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CP、MIPS的值和执行时间。指令类型指令计数时钟周期计数整数算术45 0001数据传送32 000

7、2浮点数15 0002控制传送80002CPI=(45000/100000)*1+(32000/100000)*2+(15000/100000)*2+(8000/100000)*2=0.45*1+0.32*2+0.15*2+0.08*2=1.55MIPS=40/1.55=25.8执行时间 T=(100000*1.55)*(1/(40*10 八 6) )=15.5/4*10 气-3= 3.875*10 气-3s= 3.875ms 2.15假设一条指令的执行过程分为“取指令 、“分析和“执行三段，每一段的时间分 别为？t,2?t和3?t。在以下各种情况下，分别写出连续执行 n条指令所需要的时间表达

8、式。(1) 顺序执行方式T= (?t+2?t+3?t)*n=6n ?t(2) 仅“取指令和“执行重叠当“取指令和“执行重叠时，指令的执行过程如下列图:第2来#第1条指令执行完的时间:第2条指令执行完的时间:第3条指令执行完的时间:第n条指令执行完的时间:t1=?t+2?t+3 ?t=6 ?tt2= t1+5 ?t=6 ?t+5 ?t*1t3= t2+5 ?t=6 ?t+5 ?t*2tn= tn-1+ ?t=6?t+5?t*n-1=(1+5n) ?t(3) “取指令、“分析和“执行重叠当“取指令、“分析和“执行重叠时，指令的执行过程如下列图:酣It专井4-t AJI' -'I弋A

9、 1>执汀1第1条指令执行完的时间： t仁？t+2?t+3?t=6?t第2条指令执行完的时间：t2= t1+3 ?t=6 ?t+3 ?t*1第3条指令执行完的时间：t3= t2+3 ?t=6 ?t+3 ?t*2第 n 条指令执行完的时间：tn= tn-1+3 ?t=6?t+3?t*n-1=(3+3n) ?t3.1处理器有哪些功能？说明实现这些功能各需要哪些部件，并画出处理器 的根本结构图。处理器的根本功能包括数据的存储、数据的运算和控制等功能。其有5个主要功能：指令控制操作控制时间控制数据加工中断处理。其中，数据加工由ALU、移位器和存放器等数据通路部件完成，其他功能由控制器实现。处理器

10、的根本结构图如下：3.2处理器内部有哪些根本操作？这些根本操作各包含哪些微操作？处理器内部的根本操作有：取指、间接、执行和中断。其中必须包含取指和执行。取指包含微操作有：经过多路器把程序计数器的值选送到存储器，然后存储器回送所期望的指令并将其写入指令存放器，与此同时程序计数器值加1，并将新值回写入程序计数器。间接有4个CPU周期，包含微操作有：第 1周期把指令存放器中地址局部的形式地址 转到地址存放器中；第2周期完成从内存取出操作数地址，并放入地址存放器；第3周期中累加器内容传送到缓冲存放器，然后再存入所选定的存储单元。执行包含微操作有：在存放器中选定一个地址存放器，并通过多路器将值送到存储器

11、;来自于存储器的数据作为 ALU的一个原操作数，另一个原操作数那么来自于存放器组中的数据存放器，它们将一同被送往ALU的输入；ALU的结果被写入存放器组。中断包含微操作有：保护断点及现场，查找中断向量表以确定中断程序入口地址，修改程序指针，执行完毕后恢复现场及断点。3.3什么是冯诺伊曼电脑结构的主要技术瓶颈？如何克服？冯诺伊曼电脑结构的主要技术瓶颈是数据传输和指令串行执行。可以通过以下方案克服：采用哈佛体系结构、存储器分层结构、高速缓存和虚拟存储器、指令流水线、超标量等方法。3.5指令系统的设计会影响电脑系统的哪些性能？指令系统是指一台电脑所能执行的全部指令的集合，其决定了一台电脑硬件主要性能

12、和根本功能。指令系统一般都包括以下几大类指令。：1数据传送类指令。2运算类指令包括算术运算指令和逻辑运算指令。3程序控制类指令 主要用于控制程序的流向。4输入/输出类指令 简称I/O指令，这类指令用于主机与外设之间交换信息。因而，其设计会影响到电脑系统如下性能：数据传送、算术运算和逻辑运算、程序控制、输入/输出。另外，其还会影响到运算速度以及兼容等。3.9某时钟速率为2.5GHz的流水式处理器执行一个有150万条指令的程序。流水线有5段，并以每时钟周期1条的速率发射指令。不考虑分支指令和乱 序执行带来的性能损失。a) 同样执行这个程序，该处理器比非流水式处理器可能加速多少？b) 此流水式处理器

13、是吞吐量是多少以MIPS为单位？a. Sp 卫 = nm5速度几乎是非流水线结构的 5倍。T流水 m n 1b. Tp 2500MIPSP T流水3.10 一个时钟频率为 2.5 GHz的非流水式处理器，其平均CPI是4。此处理器的升级版本引入了 5级流水。然而，由于如锁存延迟这样的流水线内部延 迟，使新版处理器的时钟频率必须降低到2 GHz。(1) 对一典型程序，新版所实现的加速比是多少？(2) 新、旧两版处理器的 MIPS各是多少？1对于一个有 N条指令的程序来说:非流水式处理器的总执行时间T0 (4 N)/(2.5 109) 1.6N 10 9s5级流水处理器的总执行时间(N 5 1)/

14、(2 109)2(N4) 10 9sT 3 2N加速比=上,N很大时加速比 3.2T1N 42非流水式处理器 CPI=4,那么其执行速度=2500MHz/4=625MIPS。5级流水处理器 CPI=1,那么其执行速度=2000 MHz /仁2000 MIPS。3.11随机逻辑体系结构的处理器的特点是什么？详细说明各部件的作用。随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行 硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。主要部件包括：产生程序地址的程序计数器，存储指令的指令存放器，解释指令的控 制逻辑，存放数据的通用存放器堆，以及执行指令的

15、ALU等几个主要局部构成。3.13什么是微代码体系结构？微指令的作用是什么？在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一 个微程序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为指令执行的控制信号并输出。微指令只实现必要的根本操作，可以直接被硬件执行。通过编写由微指令构成的微代 码，可以实现复杂的指令功能。微指令使处理器硬件设计与指令集设计相别离，有助于指令集的修改与升级，并有助于实现复杂的指令。3.14微码体系结构与随机逻辑体系结构有什么区别？(1) 指令集的改变导致不同的硬件设计开销。在设计随机逻辑结构时，指令集和硬件必须同步设计

16、和优化，因此设计随机逻辑的结 构比设计微码结构复杂得多，而且硬件和指令集二者中任意一个变化，就会导致另外一个变化。在微码结构中，指令设计通过为微码ROM编写微码程序来实现的，指令集的设计并不直接影响现有的硬件设计。因此，一旦修改了指令集，并不需要重新设计新的硬件。(2) 从性能上比拟随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时随机逻 辑结构要更快一些。但微码结构可以实现更复杂指令集，因此可以用较少的指令完成复杂的功能，尤其在存储器速度受限时，微码结构性能更优。3.15说明流水线体系结构中的5个阶段的操作。能否把流水线结构分为6阶段？如果可能，试给出你的方案。流水线假设分

17、为5个阶段应包括：取指，译码，取操作数，执行，数据回写流水线假设分为 6个阶段应包括：取指，译码，取操作数，执行，存储器操作，数据回写4.3 微机系统中总线层次化结构是怎样的？ 按总线所处位置可分为：片内总线、系统内总线、系统外总线。 按总线功能可分为：地址总线、数据总线、控制总线。按时序控制方式可分为：同步总线 、异步总线。 按数据格式可分为：并行总线、串行总线。4.4 评价一种总线的性能有那几个方面？ 总线时钟频率、 总线宽度、总线速率、总线带宽、总线的同步方式和总线的驱动能力等。4.5 微机系统什么情况下需要总线仲裁？总线仲裁有哪几种？各有什么特点？ 总线仲裁又称总线判决，其目的是合理的

18、控制和管理系统中多个主设备的总线请求，以 防止总线冲突。 当多个主设备同时提出总线请求时， 仲裁机构按照一定的优先算法来确定由 谁获得对总线的使用权。集中式主从式控制和分布式对等式控制。集中式特点：采用专门的总线控制器 或仲裁器分配总线时间， 总线协议简单有效， 总体系统性能较低。 分布式特点：总线控制逻 辑分散在连接与总线的各个模块或设备中，协议复杂本钱高，系统性能较高。4.6 总线传输方式有哪几种？同步总线传输对收发模块有什么要求？什么情况下应该采用 异步传输方式，为什么？总线传输方式按照不同角度可分为同步和异步传输， 串行和并行传输， 单步和突发方式。 同步总线传输时， 总线上收模块与发

19、模块严格按系统时钟来统一定时收发模块之间的传输操 作。异步总线常用于各模块间数据传送时间差异较大的系统， 因为这时很难同步， 采用异步 方式没有固定的时钟周期，其时间可根据需要可长可短。4.14 发送时钟和接收时钟与波特率有什么关系？ 其关系如下：发/收时钟频率 =n* 发/收波特率 其中 n=1,16,64 实际应用中可根据要求传输的时钟频率和所选择的倍数 n 来计算波特率。5.10用16KX1位的DRAM芯片组成64KX8位存储器，要求:1 画出该存储器的组成逻辑框图。设存储器读/写周期为0.5卩SCPU在1以内至少要访问一次。试问采用 哪种刷新方式比拟合理？两次刷新的最大时间间隔是多少？

20、对全部存储单元刷新一遍所需的实际刷新时间是多少？1组建存储器共需 DRAM芯片数N= 64K*8/ 16K*1=4*8片。每8片组成16KX8位的存储区，A13A0作为片内地址，用 A15、A14经2:4译码器产2设16KX8位存储芯片的阵列结构为 128行X 128列，刷新周期为2ms。因为刷新 每行需0.5 uS,那么两次行刷新的最大时间间隔应小于：心连二1巧叱128为保证在每个1 uS内都留出0.5以给CPU访问内存，因此该 DRAM适合采用分散式或 异步式刷新方式，而不能采用集中式刷新方式。假设采用分散刷新方式，那么每个存储器读 /写周期可视为1 u S前0.5 uS用于读写， 后0.

21、5 uS用于刷新。相当于每 1 uS刷新一行，刷完一遍需要 128 X 1 u S 128 uS满足刷新周 期小于2ms的要求；假设采用异步刷新方式，那么应保证两次刷新的时间间隔小于15.5 uS如每隔14个读写周期刷新一行，相当于每 15 uS刷新一行，刷完一遍需要 128 X 15 uS 1920 uS满足刷 新周期小于2ms的要求；需要补充的知识：刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止 的时间间隔。刷新周期通常可以是2ms, 4ms或8ms。DRAM 一般是按行刷新，常用的刷新方式包括：集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。特点：存在

22、一段停止读/写操作的死时间，适用于高速存储器。DRAM共128行，刷新周期为2ms，读/写/刷新时间均为0.5 p S分散式：一个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。特点：不存在停止读/写操作的死时间，但系统运行速度降低。(0J刷新间釉1紬介系址冏期(1跚唧DRAM共128行，刷新周期为128 pS, tm = 0.5为读/写时间，tr = 0.5 S为刷新时间,tc = 1 pS为存储周期异步式：前两种方式的结合， 每隔一段时间刷新一次，只需保证在刷新周期内对整个存储器刷新一遍。5.11假设某系统有24条地址线，字长为 8位，其最大寻址空间为多少？现 用SRAM21

23、14(1K*4)存储芯片组成存储系统，试问采用线选译码时需要多少 个2114存储芯片？该存储器的存储容量=224 *8bit=16M字节需要SRAM2114(1K*4)存储芯片数目：6 8 160组 2片/组 320片1K 45.12在有16根地址总线的机系统中画出以下情况下存储器的地址译码和连 接图。1采用8K*1位存储芯片，形成 64KB存储器。2采用8K*1位存储芯片，形成 32KB存储器。3采用4K*1位存储芯片，形成 16KB存储器。由于地址总线长度为16，故系统寻址空间为 216位宽 64K 位宽bit18K*1位存储芯片地址长度为 13，64KB存储器需要8个8K*1位存储芯片，

24、故总 共需要16根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1A0共需8片8K*1位存储-H- LJL 心片红色为片选第一片 地址范围0000H1FFFH00000000000000000001111111111111第二片 地址范围2000H3FFFH00100000000000000011111111111111第三片 地址范围4000H5FFFH01000000000000000101111111111111第四片 地址范围6000H7FFFH01100000000000000111111111111111第五片 地址范围8000H9

25、FFFH10000000000000001001111111111111第六片 地址范围OAOOOH0BFFFH10100000000000001011111111111111第七片 地址范围OCOOOH0DFFFH11000000000000001101111111111111第八片 地址范围OEOOOH0FFFFH11100000000000001111111111111111其连线图如下:28K*1位存储芯片地址长度为13, 32KB存储器需要4个8K*1位存储芯片故总共需要15根地址总线，地址译码为：A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1A0共需4

26、片8K*1位存储-H- LJL 心片红色为片选第一片 地址范围0000H1FFFH00000000000000000001111111111111第二片 地址范围2000H3FFFH00100000000000000011111111111111第三片 地址范围4000H5FFFH01000000000000000101111111111111第四片 地址范围6000H7FFFH01100000000000000111111111111111其连线图如下:34K*1位存储芯片地址长度为 12, 16KB存储器需要4个4K*1位存储芯片故总共 需要14根地址总线，地址译码为：A15A14A13A

27、12A11A10A9A8A7A6A5A4A3 .A2A1A0共需4片4K*1位存储-H- LJL 心片红色为片选第一片 地址范围0000H0FFFH00000000000000000000111111111111第二片 地址范围1000H1FFFH00010000000000000001111111111111第三片 地址范围2000H2FFFH00100000000000000010111111111111第四片 地址范围3000H3FFFH00110000000000000011111111111111其连线图如下:方案一:A15A14A13A1208哥 c B A4 30 60 12 3

28、 QQ Q Q7 QABCSABCSRD 4FRD 3WRDWRDAOA11 |4K*1位存储芯片ABCS_ABCSRD2feRD 1WRDWRD4*数据总线D ;万案一:BACSENA12Q6Q7Q0 Q1Q2Q3Q4A0A11ABCSABCS KABCSABCSRD 41RD 3RD 2*RD 1WRD1WRDWRDWRD8K*1位存储芯片数据总线D 5.13试为某8位电脑系统设计一个具有8KB ROM和40KB RAM的存储器。要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM芯 片6264组成，从4000H地址开始。查阅资料可知，2732容量为4KX 8字选

29、线12根，6264容量为8KX 8字选线13根，因此本系统中所需芯片数目及各芯片地址范围应如下表所示:A15A14A13A12A11A10A9A8A7A6A5A4A3 .A2A1共需2片2732构成系 统ROM红色为片选第一片 地址范围0000HOFFFH000000000000000000011111111111第二片 地址范围1000H1FFFH000100000000000000111111111111共需5片6264构成系统RAM红色为片选第一片 地址范围4000H5FFFH010000000000000010111111111111第二片 地址范围6000H7FFFH01100000

30、0000000011111111111111第三片 地址范围8000H9FFFH100000000000000100111111111111第四片 地址范围0A000H0BFFFH101000000000000101111111111111第五片 地址范围0C000H0DFFFFH110000000000000110111111111111说明： 8位微机系统地址线一般为 16位。采用全译码方式时，系统的 AoA12直接与6264 的13根地址线相连，系统的 AoAii直接与2732的12根地址线相连。片选信号由 74LS138 译码器产生，系统的 A15A13作为译码器的输入。 各芯片的数据

31、总线D。D7直接与系统的数据总线相连。 各芯片的控制信号线RD WR直接与系统的控制信号线相连。5.14试根据以下列图 EPROM的接口特性，设计一个EPROM写入编程电路，并 给出控制软件的流程。+5VDo D7Ao A7高位地址译码编程控制信号RDOo O7A0 A13CEPGMVCCVPPGND+ 12VEPRO M写入编程电路设计如以下列图所示:控制模块OED0 D7入A高位地址译码编程控制信号RD。0 。7Ao A13VCC+5VJCEVPP+12VPGMGNDOE控制软件流程：1上电复位；2OE信号为电平无效写模式，PGM信号为电平0有效编程控制模式，软件进入编程状态，对 EPRO

32、M存储器进行写入编程操作；3高位地址译码信号CE为电平1无效，对存储器对应0000H3FFFH地址的数据依次进行写入操作其中高位地址为0、低位地址 Aj A|3从0000H到3FFFH依次加1写入的值为数据总线 D0 D13对应的值。4高位地址译码信号 CE为电平0有效，对存储器对应4000H7FFFH地址的数据依次进行写入操作其中高位地址为1，低位地址人 A3从0000H到3FFFH依次加1写入的值为数据总线 D0 D13对应的值。5存储器地址为7FF FH时，写入操作完成，控制软件停止对EPROM的编程状态，释放对OE信号和PGM信号的控制。5.15试完成下面的 RAM系统扩充图。假设系统

33、已占用0000 27FFH段内存地址空间，并拟将后面的连续地址空间分配给该扩充RAM译码器输出A15A14A13A12A11A10A0地址空间/Q00000000H07FFH/Q10010800H0FFFH/Q20100000000000l11111111111000H17FFH/Q30111800H1FFFH/Q4001002000H27FFH/Q510100000000002800H2BFFH111111111112C00H2FFFH/Q6110/Q7111下面方案的问题：1. 地址不连续，驱动设计可能会比拟麻烦;2. 地址重复，浪费系统地址空间；3. 不容易理解，实际上使用可能会有问题;

34、5.16某电脑系统的存储器地址空间为A8000HCFFFFH假设采用单片容量为16K*1位的SRAM芯片，1系统存储容量为多少？2组成该存储系统共需该类芯片多少个?3整个系统应分为多少个芯片组？1该电脑系统的存储器地址空间为A8000HCFFFFH系统存储容量为:(D0000H-A8000H) 8bit=28000H*8bit=160KB2单片容量为16K*1为的SRAM芯片的存储容量为 16Kbit=2KB 组成该存储系统共需该类芯片 160KB/2KB=80 个 3 题目未给出该系统的数据位宽为多少，此处设为8bit 位宽那么每组芯片组需要 8个单片容量为16K*1为的SRAM芯片 所有整

35、个系统应分为 80/8=10 个芯片组。5.17 由一个具有 8 个存储体的低位多体交叉存储体中， 如果处理器的访存地 址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少忽 略初启时的延时？110018，10028，10038，11008210028，10048，10068，12022310038，10068，10118，13008此处题目有误， 1001 8应为10018，依次类推低位多体交叉存储体包含 8 个存储体，故处理器每次可同时访问相邻 8 个地址的数据1访存地址为相邻地址，故存储器比单体存储器的平均访问速度提高8倍；2访存地址为间隔 2 个地址，故存储器比单体存储器的平

36、均访问速度提高 4 倍； 3访存地址为间隔 3 个地址，但访存地址转换为十进制数为3、6、9、12、15、18、21 、24、27，分别除 8 的余数为 3、6、1 、4、7、2、5、0、3，故存储器比单体存储器 的平均访问速度提高 8倍可能有误，不确定 。6.2什么是 I/O 端口？一般接口电路中有哪些端口？I/O 端口指的是 I/O 接口电路中的一些存放器；一般接口电路中有数据端口、 控制端口和状态端口。6.3 CPU对I/O端口的编址方式有哪几种？各有什么特点？ 80x86对I/O端口的编 址方式属于哪一种？1独立编址 其特点：系统视端口和存储单元为不同的对象。2统一编址存储器映像编址总

37、线结构 其特点：将端口看作存储单元，仅以地址范围的不同来区分两者。80x86 对 I/O 端口的编址方式属于独立编址方式。6.4某电脑系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。假设起始地址为9000H , 8个接口芯片的地址连续分布，用74LS138作为译码器，试画出端口译码电路图，并说明每个芯片的端口地址范围。接口编号A15A6A5A4A3A2A0地址空间110010000000000001119000H9007H20010001119008H900FH30100001119010H9017H40110001119018H901FH51000001119020H9027H610

38、10001119028H902FH71100001119030H9037H81110001119038H903FH6.6 CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？各适用于 什么场合？ 无条件控制同步控制：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据 总是有效，适用面窄。适用于外设数据变化缓慢， 操作时间固定，可以被认为始终处于就绪 状态。 条件控制查询控制：特点：CPU主动，外设被动，执行I/O操作时CPU总要先查询外设状态；假设传输条件不满足时 CPU等待直到条件满足。解决了CPU与外设间的同步问题，可靠性高，但 CPU利用率低，低优先级外设可能

39、无法及时得到响应。适用于CPU不太忙，传送速度不高的场合。 中断方式：特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序，转而对该紧急事件进行处理，并在处理完后返回正常程序。CPU利用率高，外设具有申请CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断效劳需要保 护断点占用存储空间，降低速度。适用于CPU的任务较忙，传送速度要求不高的场合，尤其适用实时控制中紧急事件的处理。 DMA控制： 特点：数据不通过 CPU,而由DMAC直接完成存储单元或I/O端口之间的数据传送。接口电路复杂， 硬件开销大，大批量数据传送速度极快。适用于存储器与存储器之 间，存储器与

40、外设之间的大批量数据传送的场合。 通道方式：特点：以程序方式进行I/O管理，可直接访问主存储器，不需CPU干预，可通过通道程序实现除数据传输外的其他操作。6.7 常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？ 软件查询：方法简单，实现起来较容易，效率低。 硬件排序：占用硬件资源，效率较高。 中断控制芯片：本钱较高，效率很高。6.8 在微机与外设的几种输入 /输出方式中，便于 CPU 处理随机事件和提高工作效率的 I/O 方式是哪一种？数据传输速率最快的是哪一种？便于CPU处理随机事件和提高工作效率的是中断方式，数据传输速率最快的是 DMA控制方式。7.1 ARM处理器有几种运行模式，处

41、理器如何区别各种不同的运行模 式？ARM 处理器有 7中运行模式：用户模式 user ： ARM 处理器正常的程序执行状态快速中断模式 fiq ：处理高速中断，用于高速数据传输或通道处理 外部中断模式 irq ：用于普通的中断处理管理模式 supervisor ：操作系统使用的保护模式，系统复位后的默认模式 中止模式 abort ：数据或指令预取中止时进入该模式未定义模式 undefined ：处理未定义指令，用于支持硬件协处理器的软件仿真 系统模式 system ：运行特权级的操作系统任务处理器使用CPSR存放器中的M4M0位来指示不同的运行模式。7.2通用存放器中PC CPSF和SPSF的

42、作用各是什么?pc：程序计数器，用于保存处理器要取的下一条指令的地址。CPSR当前程序状态存放器，CPSR保存条件标志位、中断禁止位、当前处理器模式标志，以及其他一些相关的控制和状态位。SPSR备份程序状态存放器，当异常发生时，SPSF用于保存CPSR的当前值，当从异常退出时，可用 SPSR来恢复CPSR7.3 从编程的角度讲， ARM 处理器的工作状态有哪两种？这两种状态之间如何转换？从编程角度讲， ARM 处理器的两种工作状态为：ARM 状态复位状态：处理器执行 32 位的字对齐的 ARM 指令Thumb 状态：处理器执行 16 位的半字对齐的 Thumb 指令ARM 指令集和 Thumb

43、 指令集均有切换处理器状态的指令，并可在两种工作状态之间切换：进入 Thumb 状态： 当操作数存放器的状态位最低位为 1 时，执行 BX 指令就可 以进入 Thumb 状态。如果处理器在 Thumb 状态时发生异常异常处理要在 ARM 状态下执行，那么当异常处理返回时自动切换到 Thumb 状态进入ARM状态：当操作数存放器的状态位最低位位0时，执行BX指令就可以进入ARM状态。处理器进行异常处理时，把PC的值放入异常模式链接存放器中，从异常向量地址开始执行程序，系统自动进入 ARM 状态7.5哪些特征是ARM和其他RISC体系结构所共有的？ARM和其他RISC体系结构共有的三个相同特征：L

44、oad/Store 体系结构： 也称为存放器 / 存放器体系结构或 RR 系统结构。 在这类机器 中，操作数和运算结果不能直接从主存放器中存取，而是必须借用大量的标量或矢 量存放器来进行中转。 采用这一结构的处理器必然要使用更多的通用存放器存储操 作数和运算结果， 由于存放器与运算器之间的数据传输速度远高于主存与运算器之 间的数据传输速度，采用这一结构有助于提高电脑整体的运行速度采用固定长度精简指令集：这样使得机器译码变得容易，可以通过硬件直接译码的 方式完成对指令的解析。虽然由于与复杂指令集相比，采用精简指令集需要更多指 令来完成相同的任务，但采用硬件直接译码的速度却高于采用微码方式译码。通

45、过 采用高速缓存等提高存放器存储速度的技术， 采用固定长度精简指令集的机器可以 获得更高性能三地址指令格式：除了除法指令外， ARM 的大局部数据处理指令采用三地址指令。 即在指令中包含了目的操作数、源操作数和第二源操作数8.1 ARM 指令有哪几种寻址方式？试分别说明。ARM旨令系统支持的常见寻址方式有：存放器寻址：1. 操作数存放在存放器中 ;2. 旨令地址码字段给出存放器编号名;3. 旨令执行时直接取出存放器值来操作;立即寻址：1. 操作数包含在旨令当中 ;2. 旨令地址码局部就是数据本身；3. 取旨时就取出了可立即使用的操作数； 存放器间接寻址：存放器移位寻址1. 操作数存放在存放器中

46、 ;2. 旨令地址码字段给出存放器编号名及移位表达式 ;3. 旨令执行时取出存放器值并移位，再将结果作为源操作数;存放器间接寻址：1. 操作数存放在内存单元中 ;2. 旨令地址码字段给出 存放器编号名 ;3. 旨令执行时根据存放器值旨针找到相应的存储单元;基址变址寻址1. 操作数存放在内存单元中 ;2. 旨令地址码字段给出 存放器编号名 和偏移量 ;3. 指令执行时将基址存放器的内容与偏移量<4K相加/减，形成操作数的有效地址。4. 常用于查表、数组操作、功能部件存放器访问等。多存放器寻址 /块复制寻址：1. 操作数存放在内存单元中 ;2. 指令地址码字段给出 存放器编号名列表 ;3.

47、编号高的存放器总是对应内存中的高地址单元；4. 可完成存储块和 16 个存放器或其子集之间的数据传送。堆栈寻址：1. 操作数存放在内存栈顶单元中 ;2. 指令地址码字段固定使用栈顶指针 SP;3. 指令执行时同多存放器 /块寻址，可完成多个数据的入栈和出栈； 相对寻址：1. 操作数为指令存放地址 ;2. 指令地址码字段为地址偏移量 ;3. 指令执行时同基址寻址，由PC提供基地址根据偏移量完成跳转； 8.2 指出以下指令操作数的寻址方式。2)SUBSR0， R0, #2 立即寻址3)SWPR1 ， R1， R2存放器间接寻址4)STRR1， R0 ， #-4!基址变址寻址5)LDMFDSP! ,

48、 R1R4， LR 多 存放器直接寻址6)ANDSR0， R0， R1，LSL R2存放器移位寻址7)STMIAR1!, R2R5 ，R8 多存放器直接寻址8)BL AGAIN 相对寻址1) MOVR1， R283 ARM 指令中的第二操作数有哪几种表示形式？举例说明。 第二源操作数有三类表示形式，分别是：存放器寻址1) 立即数方式 #imm #imm 是一个无符号的 32 位数值变量，例如 0x1042) 存放器方式 Rm Rm 是存储第二源操作数的存放器，例如 R3 表示 R3 存放 器3) 存放器移位方式Shifter_operand例如R3, ASR #2表示R3地址右移2后存放器中的值