PCB设计规范(内部)

1、PCB设计规范更改部门：拟 制：日期：审 核：批 准：目录刖百，,，,，,，,，,，,，,，,，,，,，45PC股计规范内容一、PCB板材及表面处理要求，,5二、PCB排版要求,5三、PCB折断边设计,6四、PCB叠层及阻抗控制要求,11五、限制区,14六、热设计要求,15七、PCB生产工艺流程,16八、PCB零件库设计,19九、基本布局要求,37十、 走线要求, ,46十一、 金手指要求48,十二、 固定孔、 安装孔、 过孔要求,49十三、 丝印要求50,十四、 可测试性要求,51目的规范产品的PCB 工艺设计，规定PCB 工艺设计的相关参数，使得PCB 的设计满足可生产性、可测试性、安规、

2、EM%的技术规范要求，在产品设计过程中构建产品的工艺、技术、质量、成本优势。适用标准本规范适用于所有电了产品的PCB工艺设计，运用于但不限于PCB的设计、PCB投板工艺审查、单板工艺审查等活动。本规范之前的相关标准、规范的内容如与本规范的规定相抵触的，以本规范为准。定义导通孔(via )：一种用于内层连接的金属化孔，但其中并不用于插入组件引线或其它增强材料。盲孔(Blind via )：从印制板内仅延展到一个表层的导通孔。埋孔(Buried via )：未延伸到印制板表面的一种导通孔。过孔(Through via)：从印制板的一个表层延展到另一个表层的导通孔。组件孔(Component hol

3、e )：用于组件端子固定于印制板及导电图形电气联接的孔。Stand off ：表面贴器件的本体底部到引脚底部的垂直距离。引用 / 参考标准或资料TS-S0902010001信息技术设备 PCB安规设计规范TS-SOE0199001 电子设备的强迫风冷热设计规范TS-SOE0199002 电子设备的自然冷却热设计规范IEC60194 印制板设计、制造与组装术语与定义(Printed Circuit Board design manufactureand assembly-terms and definitions )IPC-A-600F 印制板的验收条件(Acceptably of printe

4、d board )IPC-7351 表面安装器件和焊盘图形标准通用要求( Generic Requirements for Surface MountDesign and Land Pattern )IPC-7095ABGA勺设计和组装工艺的实施(Design and Assembly Process Implementation forBGAs)JESD97 用于识别无铅组装部件、零件和器件的标记、符号和标签(Marking, Symbols, andLabels for Identification of Lead (Pb) Free Assemblies, Components, and

5、 Devices)UL/IEC60950-1 信息技术设备. 安全性 . 第 1部分: 一般要求(Information technology equipment- Safety - Part 1: General requirements) Footprint 封装标准定义PC酸计规范内容一、PC阪材及表面处理要求1 .确定PCB1用板材确定PCB所选用的板材，例如 FR4铝基板、陶瓷基板、纸芯板等，我司均使用FR4。板材Tg值，一般情况Tg : 140 ,对于高Tg值情况Tg 140 。2 .PCB尺寸、板厚已在 PC取件中标明、确定，尺寸标注应考虑厂家的加工公差。板厚大于1.6mm时，厚

6、度误差为土 10碰格。最小尺寸：50L X 50W最大尺寸：300L X 250W （特殊设计不受此限）；厚度限制：2 层：0.5mm 3mm； 4 层：0.6mm 3mm； 6 层：0.8mm 3mmi流向ReflowMax 250mm Y3 .PCB表面涂层技术目前定为热风整平、ENIG （化学镀馍浸金）、OSP化银、金手指镀金，OSP为我们公司常用工艺。4 .PCB表面处理厚度：PCB喷锡厚度为100uinch （2um）800uinch （20um）; （OEM产品以客户要求为准 ）ENIG厚度要求为薄金厚度：0.050.1um；厚金厚度：0.31umOSP厚度要求为0.2um0.6u

7、m。表面化银厚度：0.150.45um。金手指镀金厚度：电镀金厚度以0.3um1.5um;化金厚度以0.13um0.25um为标准.（若客户有特殊需求以客户需求设计）。二、PCB排版要求1 .零件或Pad边缘距轨道边呈4mm2 .设计需考虑有零件面之板内对角置放两个光学定位点，其中心距轨道边5.5mm,且于制造文件上标示光学定位点坐标 。3 .板内两对角光学定位点坐标需有防呆机制。X或Y需任意边与板边距离不同，且差异应大于5mmA上。至少需三个定位孔设计。4 .双面板取消板边应与工厂确认无撞件问题。5 .对于单面摆件的 PCBS要求轨道边4mm对于双面摆件的 PCB板要求轨道边 A面 4mm

8、B面 5mm1） 若板内零件不能满足上述要求，为加工须要，需另加折断边。2） 排版后，尺寸最大为 300mme 250mm特殊设计不含此限 ）。3） PC断断边无特殊需求时，设计为2mnW足上述要求轨道边即可。5.排版间隔捞孔为1.1mm ,在板厚w 0.6mm时，捞板总的连接部分 W/3。三、PCB折断边设计此设计适应于：PC眼内无法留出轨道边且光学定位点需添加到折断边上之情况。1 .定位孔孔径为 4 +0.1/-0 mm 。非镀通孔（NPTH）; Figure B 。2 .光学对位记号1）光学对位记号规格，如图A.Figure A -：直径为1mm Cu pad /表面处理为化金/喷锡/化

9、银/OSP.Figure A -： 直径为3mm Solder mask/黑化或粗糙面.Figure A -：直径为4.5mm;线宽为1mm Cu circle/ 铜箔加盖绿漆.2）上层（Top Side）光学对位记号置放位置 ，如图B （Figure B）.Figure B -：光学对位记号置放位置，请按图面尺寸摆放.Figure C -：遮光铜箔.（用来遮盖下层的光学对位记号）为5mm*5mrmJ箔大小加盖绿漆.Figure D -:平衡铜点.（Dummy Pad:用来平衡电镀的区域）其规格由各家板厂自行制订，但距离V-Cut边必须1mn#始铺设，且每条板边皆须铺设，铺设的层数与设计使用层

10、数搭 配（如四层板则铺设四层，二层板则铺设二层，依此类推）除特殊状况另由layout工 程师提供，否则皆以此规格制作.Figure B -：板边规格一般以10mm计，若为特殊状况则以工程图面制作.3 .下层（Bottom Side） 光学对位记号置放位置，如图C（Figure C）.规格同上层；光学对位记号及遮光铜箔放置的位置按图面尺寸摆放.另外下层需特别注意，光学对位记号距离平衡铜点至少需2.5mm,如Fig. C.4 .折断边导角以半径 4mm原则设计。5 .各排版图折断边以此规格规范（除特殊设计另行规定标示于排版图上）设计，所以排版图上不再标示此规格中之尺寸。6.邮票孔设计Mu. dis

11、tance between two coming tabs7.V-形切槽设计其规格及在PCB上的应用，如图所示注：板厚W 0.6mm以下，使用邮票孔或捞槽设计。8.捞孔裂片设计为使PC骑捞孔机内定位,需在板沿设计2.0mm的半圆孔或板内无零件处设计1.5mm的圆孔TPCBS 厚t：剩余厚度FR4T=1.4 3.0t=T/3 +/-0.1mmT=1.0 1.2mmt=0.4 +/-0.1mmT=0.8mmt=0.3 +/-0.1mm图表2图表1四、PCB叠层及阻抗控制要求1.PCB叠层设计PCB板厚误差FR4T=1.6mm+/-0.16mmT=1.2mm+/-0.12mmT=0.8 1.0mm+

12、/-0.1mmT=0.6mm+/-0.06mm1oz CuThickness1.6mm63mil1.2mm47.24mil1mm39.37mil0.8mm31.50mil2LThickness61.94739.431TOP_Cu1.4S11.4S11.4S11.4S1PP59.144.236.628.2BOT_Cu1.4S21.4S21.4S21.4S24LThickness61.845.838.631.6TOP_Cu1.4S11.4S11.4S11.4S1PP6666MID1_Cu1.4G11.4G11.4G11.4G1CORE44.228.22114MID2_Cu1.4P11.4P11.4

13、P11.4P1PP6666BOT_Cu1.4S21.4S21.4S21.4S26LThickness61.8TOP_Cu1.4S1PP6MID1_Cu1.4G1CORE18MID2_Cu1.4IN1PP6MID3_Cu1.4IN2CORE18MID4_Cu1.4P1PP6BOT_Cu1.4S22.PCB走线的阻抗控制（以下阻抗控制，主要针对存在地参考平面的PCB板，参数供参考）PCB上主要包地信号线的阻抗控制如下图表（其中G1,G2的影响可忽略）：图表3Substrate 1 HeightHI| £,0000Substrate 1 DteledricEr14.2000L网凶 I ra

14、ce WidthW1pTo.obcioUpp酊 T race WidthW2|9.0M0Lo*uer Ground SlripWidthQ1| ii 01.0000Upper Ground Strip WidthG211100.0000Grawd Slrip SeparalionD11 10.0000T rac« ThicknassT1I1.4000CMling Above SubslfflleC1| 0.4000Coalrgi Above I raceC2| 0 4000Coaling BehMeen TracesC3| 0.4000CBa brig DielectricCEr|

15、4.2000ImpedanceZo|50.01差分线的阻抗控制如下图表（其中差分线周边未包地G1,G2的影响可忽略）图表4差分线周边包地Sdbstifte 1 HeightH1| G.0000Sobstrate 1 DielectricEr142000Lower Trace WidthW1| ,0000Upper Trace WidthW2| 5.0000Trace SepanationS1| 5.0000Trace ThicknessT1| (.4000Coating Above SubstrateC1| 0?4000Coating Above TraceC2| C.400CCoatingi

16、 Betveen TracesC3| 0.4000Coating DielectricCEr42000Differeintial ImpedanceZdiff| 10L7BSubstrate 1 HeightSub的日恒 1 DielechicHIErl6.00004.2000Lower T race WidthV/i6.0000Upper Tiace WidthW25.0000Tce Separatiori51| 60000Lower G round Strip WidthG11Q1.0000Upper Ground Strip WidthG2100.0000Ground Strip Sep

17、arationD1 | 60000Trace ThicknessT11.4000Coating Above Substrate0?4000匚。司71g Above TraceC2 | 04000Ccatng Between TracesC30.4000Coating DiekctiicCE(4.3000Differential lmpedar*c&办ffJ0335USB走线的阻抗控制如下图表（其中G1,G2的影响可忽略）图表5数据线周边未包地Substrate 1 HeightH11 6,0000Substrate 1 DielectricEr1| 4.2000Laer Trace W

18、idthW1| 9.0000Upper Trace WidthW2| 7.000DTrace Separation51|5.000DTrace ThicknessnV4000Coating Abovt SubstraleC11 14000Coating Abovt T ideeC2|0.4000Coating Between TracesC3|a, 4000Coating DielectricCEr|4.2000Differaitial ImpedanceZdff90. B5数据线周边包地Siintrata 1 HeightH1| ,0000Substrate 1 DielachicEr1|

19、<2000Lower Trace WidthW1| SOOOOUpper Trace WidthW2| 7.0000T race SeparationS1| 6.0000Limber Ground Strip WidthG1|i(n.ooooUpper Ground StripWidhG21100.0000Ground Strip SeparationD1|60000Trace ThicknessT1uoooCoatingAbove SubstrateCl0.4000CoatingAbove TraceC2| 0.4000Coating Eetvveen TracesC3| 0.4000

20、Coaling DielectricCEr| 41000Differeintial Impedancezdiirgi.弱RF信号输入输出走线的阻抗控制如下图表（其中G1,G2的影响可忽略）图表6Substrate 1 HeightSubsfrate 1 DielectricH1Er16.0000|4.2000Lower Trace WidthW1| 10,0000Upper Trace WidthW29.0000Lower Gromd Strip WidthG11101.0000U即囱 Ground Strip WidthG21100.0000Ground Ship SeparationD11

21、0,0000Trace ThicknessT11.4000CoatingAbove SubstrateC1|0,4000CoatingAbove TraceC2|0.4000Coating Between T racesC3|0,4000Coating DielectricCEr|4,2000ImpedanceZo50.01五、限制区1 .机构限制区以机构图标示的区域为原则限高部份：标示区域尺寸及限高，包括正面及背面部份。 禁止部份：标示区域尺寸，禁止走线，禁止摆放零件。非金属安装孔的禁布区内无元器件、走线和铺铜。2 .邮票孔限制邮票孔不可在零件下。（后焊零件、PHONE-JAC政客户机构要求

22、除外）邮票孔中心距离Trace边缘至少0.5ms邮票孔旁不可有螺丝孔。（距离1.25mm）1mm3 .V-cut 限制器件与 V-CUT的距离段.5mm。如图表34V-cut距离Trace边缘至少1mmV-cut距离零件或 PAD&缘至少2.5mm若存在04021206电容、电感易裂的零件无法满足距V-cut 3mm的距离要求，则应垂直于 V-cut且在板边开图表35若存在18082210高压电容无法满足距 V-cut 5mm的距离要求，则应垂直于 V-cut且在板边开孔并加大捞 孔范围。图表36六、热设计要求1 .高热器件应考虑放于出风口或利于对流的位置PCB在布局中考虑将高热器件放

23、于出风口或利于对流的位置。2 .散热器的放置应考虑利于对流3 .温度敏感器件应考虑远离热源对于自身温升高于 30 c的热源，一般要求：4 .电解电容等温度敏感器件离热源距离要求大于或等于2.5mm；5 .自然冷条件下，电解电容等温度敏感器件离热源距离要求大于或等于4.0mm若因为空间的原因不能达到要求距离，则应通过温度测试保证温度敏感器件的温升在降额范围内。6 .大面积铜箔要求用隔热带与焊盘相连为了保证透锡良好，在大面积铜箔上的组件的焊盘要求用隔热带与焊盘相连，对于需过5A以上大电流的焊盘不能采用隔热焊盘，如图表7所示：7 .过回流焊的0805以及0805以下片式组件两端焊盘的散热对称性080

24、5以及0805以下片式组件两端焊盘应为了避免器件过回流焊后出现偏位、立碑现象，过回流焊的.除0201焊盘以外，“十”字线宽铜箔允许通过最大电流1A）。保证散热对称性，焊盘两端走线均匀焊盘与铜箔间以“十”字形连接宽均以w I6mil定义，个别情况视电流大小可适当加粗（1 oz 80mil0201 “十”字线宽w I0mil 。如图7所示。0201焊盘不对称连线规则：采用单根连线，连线宽度w12mil0402焊盘不对称连线规则：采用单根连线，连线宽度w16mil8 .高热器件的安装方式及是否考虑带散热器高热器件的安装方式及是否考虑带散热器确定高热器件的安装方式易于操作和焊接，原则上当元器件的发热密

25、度超过0.4W/cm3,单靠元器件的引线腿及元器件本身不足充分散热，应采用散热网、汇流条等措施来提高过电流能力，汇流条的支脚应采用多点连接，尽可能采用挪接后过波峰焊或直接过波峰焊接，以利于装配、焊接；对于较长的汇流条的使用，应考虑过波峰时受热汇流条与PCB热膨胀系数不匹配造成的PCB变形。为了保证搪锡易于操作，锡道宽度应不大于等于2.0mm ,锡道边缘间距大于 1.5mm9.BGA焊盘连线以及散热处理规则BGA允许大面积铺铜，单一 pin连线宽度不能超出pin大小，单一 pin连线数目不能超过2条。特殊情况下才允许 BGAIT面亮铜 ，但BGA背面via孔需塞绿油。七、PCB生产工艺流程1.S

26、MT方向SMTPC凯论是单板还是多拼板生产流向都以长边为轨道边（特殊情况因为贴片离板边太近才允许以短边为轨道边）。3.套模后PCBi波峰焊方向流水线方向过波峰焊方向插件轨道边A 面 > 3mm2.DIP插件作业PCB流向单板插件时PCB板流向，要求插件轨道边 A面> 3mm如图所示:LED灯一定在远离作业员的轨道上。 多排PIN脚的引脚连成的直线一定与过波峰焊方向平行，最后一个排脚需要加脱锡焊盘。 脚距W 2MM勺电解电容需要泪滴型的拖锡焊盘。1206以上贴片元件一般情况下不允许放在PCB背面，1206元件或者小于1206规格的贴片元件放在 PCB背面，需离插件元件引脚距离H+2.

27、5MM （H为铁片器件高度），才利于使用套模后，元件引脚的焊接。八、PCB零件库设计1 .光学点 QFP & BGA Fiducial mark 设计a. 原则上长宽各为0.8mm=原则上长宽各1.5mm （黑化or粗糙面）。b.原则上1.5mmE域内为禁置区，不可走线。c.完成图样为d.标示数量：BGA & QFP & QFN本体外至少有二个（切记不可在本体下）。e. BGA Pitch 皂 0.5mm, QFP Pitch 皂 0.5mm, QFN Pitch 皂 0.5mm,则可以不力口。f.标示位置：不固定，但成对角线分布。2 .PCB零件钻孔尺寸插装器件管脚应

28、与通孔公差配合良女?（通孔直径大于管脚直径8 20mil ）,考虑公差可适当增加,确保透锡良好。器件的孔径形成序列化， 40mil以上按5 mil递加，即40 mil 、45 mil 、50 mil 、55 mil , 40 mil 以下按 4 mil 递减，即 36 mil 、32 mil 、28 mil 、24 mil 、20 mil 、16 mil 、12 mil 8mil.器件引脚直径与PCB焊盘及孔径的对应关系图表8器件引脚直径（D)PCB旱盘及孔径DX 2.0mm2x ( D+0.4) mm/D+0.4mmD>2.0mm2x ( D+0.5) mm/D+0.5mm钻孔公差:P

29、TH 士 3mil , NPTH ± 2mil建立封装库时应将孔径的单位换算为英制（mil ）,并使孔径满足序列化要求。3 .回焊制程零件设计规范回焊制程PAD设计Unit : milTYPEBody sizePad sizePlacement sizeL1W1abcdeL2W22512；256128P 85135128305232514822202282008510020027022902202010220110r 73(54)94(134)100(110) 240(242)2262(262)130(130)；1812180120517913022822501501808M80r

30、80；51(41)79(130)90228(212)2250(250)11011210120ioO604011017321721221206P128r 62P 57(50)48(70)65(65)173 (170)2182(182)78(78)0805805040(35)25(40)56(56)126(110)2132(132)68(68)0603r 64r 32一302136(32)11029648(44)04024020201622862643402012010126123004224Note:1 .导圆角设计原则：长宽尺寸不变2 .当Pad间有走线或安规间距需求时可使用括弧部分尺寸3 .

31、考虑元件尺寸公差4 .Pad和绿漆的间距设为 2mil , 0201元件设为0mil（内距保持6mil）.0201 pad designUnit: milTYPEBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture sizeL1W1abcda'b，c'd，L2W2A-case1347246685616050646016418092B-case13911056641001766060104180196130C-case2361268013010029084126104294310146D

32、-case30018096164120356100160124360376200Unit: mmTYPEBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture sizeL1W1abca'b，c，L2W2CAF(R6)6.66.63.51.61.93.61.71.89.67.3CAE(R5)5.35.33.01.61.43.11.71.38.66.3CAD(R4)4.34.32.61.61.02.71.70.97.05.0电晶体 /3-Pin 二极体(Reflow Side)Transistor

33、/ 3-Pin DiodeUnit: milTYPEBody sizeComponent FootprintsPlacement sizeCopper layer size Mask aperture sizeL1W1a1a2 b)cdea1，a2，b，c，d，e，L2W2L3W3VMT3484824161648 :24722820125220 :7668921610EMT3 (SOT-416)646430162456187834202060148276982012UMT3 (SOT-323)80844030248448128 ,14342088441321061484034SOT-23116

34、9645403811845135 ,194434122，111391421604034ReferenceW2=e+20L2=c+20电晶体/5(6)-Pin 二极体Transistor/5(6)-Pin DiodeTYPEBody sizeComponent FootprintsPlacemen t sizeCopper layer sizeMask aperture sizeL1W1abcdab'cd'L2W2EMT66464124022841636268884104UMT5 (SOT-353)8084144336115183940119100135UMT6 (SOT-363

35、)8084144336115183940119100135SOT23-5116112226542149266146153136169SOT23-6116112226542149266146153136169NoteUnit: milPitch, bBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture size(mm)(mil)W1L1acda'c，d'W2L20.415.7481264W1+34860W1+30d' +20L1+200.519.6851260W1+301664W

36、1+34d+20L1+200.635, 0.65025.00025.5901460W1+301864W1+34d+20L1+200.831.4961660W1+302064W1+34d+20L1+20Note:SSOP零件以公制定义 Pitch ,若以英制单位计算，须考虑 Pitch累计误差。Unit: milPitch, bBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture size(mm)(mil)W1L1acda'c'd'W2L21.27502565W1+302969W

37、1+34d+20L1+20Note:SOP零件以公制定义 Pitch,若以英制单位计算，须考虑Pitch累计误差。Unit: milPitch, bBody sizeComponent FootprintsPlacement sizeCopper lciyer sizeMask aperture size(mm)(mil)W1L1acda'c'口，W2L21.27502575W1+1629 n n79 n rW1+f20d+20L1+20Noteu u u u u uJU unanonPLCC (Plastic Leaded Chip Carrier)Unit: milPitc

38、h, bBody sizeComponent FootprintsPlacement sizeCopper layer sizeMas:kapetuHeLizeL1W1L1acd1d21萨c'di'=d2'W2L2502682W1+44L1+44 t担861W1+金L1+48di+50d2+5011口t夕IINoteI1HHHDOQFPUnit: milPitch, bBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture size(mm)(mil)W1L1acd1d2a'

39、;c'd1 'd2'W2L20.415.7481260W1+36L1+36856W1+32L1+32d1 ' +2Cd2' +200.519.6851260W1+40L1+401664W1+44L1+44d1+20d2+200.6350.65025.00025.5901690W1+50L1+502094W1+54L1+54d1+20d2+200.831.4962075W1+50L1+502479W1+54L1+54d1+20d2+20Note此零件公制定义Pitch,若以英制单位计算，须考虑 Pitch累计误差.MLFP/QFN(Micro Lead F

40、rame Plastic/Quad Pack-Flat No Lead)Unit: milPitch, bBody sizeComponent FootprintsPlacemen t sizeCopper layer sizeMask aperture size(mm)(mil) WLACDacd1=d3d2=d4ea'c'd1' =d 3'd2' =d 4'e'W1L10.415.74812C+24D-4W+44E+48C+20DW+40Ed2' +20d4' +200.519.68516C+24D-4W+44E+41

41、2C+20DW+40Ed2' +20d4' +200.6350.65025.00025.59018C+24D-4W+44E+414C+20DW+40Ed2' +20d4' +20Note:此零件公制定义 Pitch ,若以英制单位计算，须考虑 Pitch累计误差。BGA/CSP (Ball Grid Array/Chip-Scale Packaging)Pitch, bBody sizeComponent FootprintsPlacement sizeCopper layer sizeMask aperture size(mm)(mil)W1 L1aa，W2L

42、21.2750中24(30)928(34)W1+160L1+1601.040中20<P24W1+160L1+160 10.832中16<P20W1+160L1+1600.6525.59牝4<P18W1+160L1+1600.520中12316W1+160L1+160 ;Note:.BGA旁边2mm内不可放置零件， 若因layout空间不足时至少在 2mm范围内不可放置 0603以上之 零件，1mm以内不允许放置 0201、0402器件。.所有Via Hole均须双面覆盖缘漆（塞平、塞孔）Unit: milPitch, bBody sizeComponent Footprint

43、sPlacement sizeCopper layer sizeMask aperture size(mm)(migmil)W1L1aca'c'W2L20.4 厂正74812A+268A+22W1+52L1+400.5As the1i9c685 0.4nm12A+3016A+34W1+60L1+400.6350.65025.00025.59016A+3020A+34W1+60L1+400.831.49620A+30:24A+34W1+60L1+401.039.37024A+3028A+34W1+60L1+401.2750B+12A+30B+16A+34W1+60L1+40 1&

44、gt;1.27>50B+24A+30B+28A+34W1+60L1+40Note:此零件公制定义 Pitch,若以英制单位计算，须考虑 Pitch累计误差。双排脚连接器Double Row ConnectorUnit: milPitch, bBody sizeComponent FootprintsPlacement sizeMask aperture sizeCopper layer size(mm)(mil)W1L1acda，c，d'W2L20.415.74812A+26W1+288A+22W1+24d' +40L1+400.519.68512A+30W1+4016A+34W1+44d+40L1+400.6350.65025.00025.59016A+30W1+4020A+34W1+44d+40L1+400.831.49620A+30W1+4024A+34W1+44d+40L1+40 11.039.37024A+30W1+4028A+34W1+44d+40L1+40;1.2750B+12A+30W1+40B+16A+34W1+44d+40L1+40>1.2750B+24A+30W1+40B+28A+34W1+44d+40L1+40Note此零件公制定义 Pitch,