四路抢答器实验设计

1、课程设计说明书石油化工学院课程设计任务书一、设计题目四路抢答器二、主要容及要求（1）当某台参赛者按下抢答开关时， 由数码管显示该台编号并伴有声响。 此时， 抢答器不再接收其他输入信号。（2）电路具有定时功能。要求回答问题的时间W 30秒（显示为2900），时间显 示采用倒计时方式。当达到限定时间时，发出声响提示。（ 3）具有计分功能。每组参赛者起始分为 100 分，抢答后由主持人计分，答对1 次加 10 分，否则减去 10 分（ 4）在复位状态下台号数码管不作任何显示（灭灯） 。提高要求：（5）答题时间还剩 5s 时，每秒发出提示声音。三、进度安排1、掌握 multisim 仿真器软件的使用（

2、 5 月 25 号）。2、 去图书馆和网上查找需要的资料，并整理好。（5月26日）。3、对课程设计的要求进行理解，初步设计。 （5月27日）。4、整体设计开始，并逐步改进和调试。 （ 5 月 29 日）5、完成设计并写课程设计说明书。 （5月30日）6、课题答辩（ 6 月 20 日）四、总评成绩指导教师学生签名抢答器电路设计一、设计任务与要求1. 可容纳四组参赛的数字式抢答器；2. 当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时，抢答器不再接收其他输入信号；3. 电路具有定时功能。要求回答问题的时间W 60秒（显示为0059），时间显示采用倒计时方式。当达到限定时间时，发出声

3、响提示；4. 具有计分功能。要求能设定初始分值，能进行加减分5. 在复位状态下台号数码管不作任何显示（灭灯）二、方案设计与论证如图所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清 零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持 人将开关置“开始”状态，宣布“开始”，抢答器工作。定时器倒计时，选手在 定时时间抢答时，抢答器完成优先判断、编号锁存、编号显示。当一轮抢答之后， 定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人 再次操作“清除”和“开始”状态开关。抢答器鉴 别模块抢答器计时 模块计分模块方案一：以74LS175+74LS48

4、为主，构成抢答电路模块；以74LS192-数码管+ 蜂鸣器构成计时模块；以74LS192+74LS16C为主构成计分模块。（抢答模块实现如 下图）UmR12-Vl!%-w怫=VA丄倔：5WT ；./ .-r»Ka y -旧JJ ;lUi-CJ4 *11JhA':卅htJ JU叱畑i UI124其工作原理如下，主持人开关是74LS175的清零控制端，当主持人打下开关时整个电路开始工作，有一个抢答信号产生时 74LS175被封锁，该芯片得不到时钟信号，处于不工作状态，不允许其他信号的输入有效，相对于方案二没有优先级，不会产生公平性的问题。在74LS175有了一个输出信号后，通过或

5、门的组合产生一个编码给74LS48让其进行译码输出译码显示台号。例如编码为XXX1的有一号和三号，所以通过或门组合可以实现显示功能。优点是便于扩展，容易添加新的电路，缺点是实现显示时，如果台号过多需要更多的 门电路进行处理，显得冗余。考虑仅仅是由四人抢答的，不需要更多的门实现选择了该方案。其余模块在下面进行详细描述。方案二：以74LS148锁存器74LS279、74LS48为主构成抢答模块；其余的模块基本相同。（抢答模块如下图所示）其工作原理如下，开关S置于"清除"端时，RS触发器的 端均为0,4个触发器 输出置0,使74LS148的=0,使之处于工作状态。当开关 S置于&

6、quot;开始"时，抢 答器处于等待工作状态，当有选手将键按下时（如按下S3）, 74LS148的输出经RS锁存后，1Q=1,74LS48处于工作状态，4Q3Q2Q=10经译码显示为"4"。此外, 1Q= 1,使74LS14A 1，处于禁止状态，封锁其他按键的输入。当按键松开即按 下时，74LS148的此时由于仍为1 Q= 1，74LS14A 1,所以74LS148仍处于禁止 状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。电路实现功能比较完整，基本符合设计的要求，但是该电路实行附加的功能

7、是难以实现，要做较大的改动才可以完善， 在早期的时候被我们淘汰。优点是电路基本可以严谨处理所有的事务仿真的时候不易出现问题。三、单元电路设计与参数计算抢答器鉴别模块：抢答器模块=74LS175+74LS48门电路+七段数码管TiLS175Blu/.xU-4R12T卜f*-wv ?waOW 74LS175: 74LS175的功能真值表74LSE75功厳滋幡人帯出盹If疝124?L冥1XX |X' 1LLLL |Ht初jIPIDHHXK IX"I保甘HLXXxft从表可见： CLR是清零端，且低电平有效。 CLK是时钟脉冲，且下降沿触发。上图中的74ALS175N为一四路的锁存器

8、，当 CLK引脚输入上升沿时，1D-4D被锁存到输出端 (1Q-4Q)。在CLK其他状态时，输出与输入无关74LS48Bl' /RBO'消隐输入端（低电平有效）/脉冲消隐输出（低电平有效）LT4等灯测试输入端（低电平有效）RBI'脉冲消隐输入端（低电平有效）Ya-Yg输出端VqC r Q J b c J抢答器计时模块：抢答器=74LS192+数码管+蜂鸣器74LS192具有下述功能：(1) .异步清零：CR=1 Q3Q2Q1Q0=0000(2) .异步置数：CR=0 LD=0, Q3Q2Q1Q0=D3D2D1D0(3) .保持： CR=0 , LD=1, CPU=CPD

9、=1,Q3Q2Q保持原态(4) .加计数：CR=0, LD=1 , CPU=CPCPD=1 Q3Q2Q1C按加法规律计数(5) .减计数：CR=O, LD=1, CPU=1 CPD= CP Q3Q2Q1C按减法规律计数 74LS192是双时钟方式的十进制可逆计数器。抢答器记分模块：计分器=74LS192+74LS160控制开关+门电路74LS160:是同步十进制计数器，依靠CP信号来工作，EP ET高电平是工作, 计分的单元电路中EP接数据输出端的与非输出，只要令清零端的数据输出位数 与EP端的位数相减等于你要的位数即可实现加减相应的分数的功能。74160功能表CLKCLR'LOAD&

10、#39;ENPENT工作状态X0XXX置零T10XX预置数X1:1 :01保持X11X0保持(但C=0)1111计数例如：下图EP端是0011,而CLR端是0100,两端相减是0001，即十进制 的1,所以实现加减一分的功能。Key = Ysr r i4009BCL5V741SON四、总电路工作原理及元器件清单1总原理图2 电路完整工作过程描述（总体工作原理） 抢答器鉴别模块：该电路完成三个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号；二是禁止 其他选手按键操作无效；三是同时译码显示电路显示编号。74LS175工作过程：主持人开关置于”清除"端时，芯片开始工作，A B、C、

11、D四个开关开始抢答，根据下图的真值表，可以知道当有一个开关打下时，通过门电路的控制封锁时钟禁止其他开关的输入，使其他输入无效。DM7415175Vcc O+ Q4pqClQC*I isJ ItC13w.f*14fcrk- >门I9CtAH gi 41 pi 03令彳 »Ck晞人一覇岀JCZ2PM 1LX料XXX1 LL1LHt却ID2iff3HXXX保楞HL |XX1 > IX 1樑待74LS48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统 的显示系统中，显示选手的台号。抢答器计时模块：74£L6ill定时电路选用十进制同步加减计数器7

12、4LS192进行设计。74LS192具有下述功能:(1) .异步清零：CR=1, Q3Q2Q1Q0=0000(2) .异步置数：CR=Q LD=O, Q3Q2Q1Q0=D3D2D1D0(3) .保持： CR=0 , LD=1, CPU=CPD=1,Q3Q2Q1Q0持原态(4) .加计数：CR=0, LD=1, CPU=CP CPD=1 Q3Q2Q1Q按加法规律计数(5) .减计数：CR=0, LD=1, CPU=1 CPD= CP Q3Q2Q1Q按减法规律计数74LS192是双时钟方式的十进制可逆计数器。CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为

13、复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。j LU L±l Id UJ U Ll富 P GNUP关闭置数端电键是控制清零端的开关，开关P是置数端的开关，P打开置数端指数,不工作，并给予时钟信号。电路工作，剩余20秒是给予提醒信号。抢答器记分模块:该电路有74LS160、74LS192和门电路构成，74LS160构成的是分值电路， 74LS192是 加减电路。由开关控制输入信号传向UP或DOWN实现加减分。对一分键电路，在 U4上，当从0000变化到0011时，QA与QB通过与非门接到 EP, RD 则通过一个开

14、关来控制，当到达0011的时候，经过QA与 QB的与非门出来 的为零，使它保持0011的状态不变，QB输出的则是一个脉冲了。对三分键电路，在 U6上，当从0000变化到0101时，QA与 QC通过与非门接到 EP, RD 则通过一个开关来控制，当到达0011的时候，经过QA与 QC的与非门出来 的为零，使它保持0101的状态不变，QA输出的则是三个脉冲了。通过双向开关切换电路为加法电路和减法电路，将异或门U7接至U1、U2、U3的UP端，为加法部分，将异或门 U8接至U1、U2、U3的DOW端，为减法部分。从而控制比赛分数的 加减。开关J4控制U1、U2、U3的CLR端接通电源，当开关闭合是，

15、分数置零，开始重新计 数。3 元件清单元件序号型号主要参数数量备注VCCVCC0GROUNDV1,V3AC_POWER2V2,V4DC POWER2V5,V6,V7 ,V8,V9,V 10SIGNAL_VOLTAGI _SOURCE -S6CLOCK_VOLTAGER1,R2,R7 ,R11,R12 ,R13,R14 ,R15,R16RESISTOR200Ohm9R3,R4,R5 ,R6,R8,R 9,R10RESISTOR560Ohm7R17,R18,R19,R20,R21,R22,R23,R24RESISTOR100Ohm8J1DIPSW11SWITCHJ7PB DPST1J9,J10,J

16、11,J12,J13,J14,JSPDT815,J16-J5A,J6A,J8A,J17A ,J18A,J1 9A,J20A,J21A,J22A,J23A,J 24ADIPSW611LED1LED_red15VLED2LED_gree n15VLED3LED_ora nge15VLED4LED_blue15VU174LS175D1U374LS48D1U32,U33,U36,U37,U39,U40,U43,U44,74192N8U58,U60,U60,U64,U66,U68,U70,U72,74HC160N84VU4SEVEN_SEG_COMK_GREENHEX DISPLAY/l_1U2A,U1

17、2A74HC32D_2V2U16,U1774LS192D2U11A,74HC20D 2V1U13,U14DCD_HEX_DIG_YLLOW二2U18,U19,U20,U21,U22,U23,U24,U25,U26,U27,U28,U29DCD_HEX6U7,U9BUZZER2U10A74S03D1U61A,U59A,U69A,U 67A,U71A ,U73A4011BD_5V6U46A,U474071BT 5V4A,U48A,U 49AU53A.U52A,U51A,U54A,U55A4009BCL_5V5U63A,U65A4011BD_5V2U31AU30AU35AU34AU45AU38AU4

18、2AU41A4030BD_5V8U50AU56AU57A4009BCL_5V3U6A4011BP 5V1U5A4077BT 5V1U15B,U8B74S05N2X1PROBE DIG RED1五、仿真调试与分析本设计基本符合课题的要求，可以实现抢答、加减分控制、计时功能的实现，主持人打下控制开关电路开始工作，抢答结束显示台号，接着实现计时功能。 完成作答后，加减分功能由控制端实现。虽然这个设计可以完成要求， 但是如果同时按下开关， 指示灯同时亮时, 显示台号有出错的可能行存在。总的来说，抢答电路部分做的不是十分的理想，存在改善的地方，若以方案一的电路 实现的话可以除去同时性的问题，但是优先级带

19、来的问题又是需要解决的。六、结论与心得经过将近一周的奋战， 我们的课程设计总算圆满结束， 不仅取得了预期的效 果，而且离答辩时间提前了接近三个星期， 同时还为我们争取了足够的冗余时间 完善设计功能，回想设计的“岁月” ，现在仍记忆犹新！首先，老师一发课题，我们就商量着选题的事情，最初我们有两种想法：第 一种是随便选个简单的设计课题， 做完草草了事； 第二种是选个有实际应用价值 的课题，认真的做好设计，展现我们最好的作品。因为要准备英语四级，所以才 萌发了以上两种想法。后来，经过几次角逐，第二种想法战胜了第一种想法，结 果我们果断的选择了四人抢答器这一设计课题。 因为既要为四级争取更多的复习 时

20、间，又要做好课程设计，所以我们不得不快马加鞭，过关斩将，速战速决！因 为我们坚信，凡事都要做好足够的准备，方能百战百胜！其次，从搜集资料到熟悉设计原理， 再从开始使用仿真软件到完成整个设计 电路图的整个过程， 真可谓是夜漫漫其熙远兮， 吾将上下而求索！ 汗与泪交织在 一起，不知何是汗，何是泪，统一战线！说到仿真软件 , 我们经历了一波三折， 因为有一些元件在一些仿真软件中找不到或是用不了或是不是很会用， 所以仿真 软件进行了一次升级，由最先的 EW到Proteus再到MultisimlO.O，与此同时， 我们的挫败感也保持着“升级” 。在整个设计过程，最耗费时间的是在调试电路 上，每每接一个电路， 对电路的调试必不可少， 因为很多问题时不时就给你个 “惊 喜”，往往让你哭笑不得！所以，在这种关键时刻，最需要的是冷静的分析，结 构和思路的优化， 更加必不可少的是团队合作精神， 往往很多电路故障的排除思 路和解决方法都是在不断的讨论中和尝试下萌芽的