系统设计实践与创新2第31组组长夏逸凡报告

1、技术文件完成时间：2014 年 6 月项目名称：数字调制解调通信实验系统设计设计小组编号： 31 上海交通大学 电子信息与电气班级学号具体负责的工作方式夏逸凡（组长）F11030225110309648电路设计，焊接与调试，报告F11030165110309495程序设计，电路调试，报告含F11030235110309670电路设计，电路调试，报告系统设计实践与创新2 设计报告摘要：是上海交通大学电子信息与电气2011 级系统设计实验与创新2的课程总结报告，课程的任务是实现一个数字调制解调通信实验系统。该系统包含调制信号发生模块、带通滤波器模块、包络检波模块、位同步信号提取及解调模块。在本次实

2、验中还利用频谱分析调制信号的频域、带通滤波器的幅频特性进行了观测，通过示波器对ASK 调制信号时域-频域进行了观测，同时使用任意波发生器定制产生了调制信号，从而达到了对系统不同模块的检测。各个模块的设计思路、原理和实现功能做出了详细的阐述，并附以系统操作说明、测试方法和结果。： DDS，RLC 带通滤波器，阻抗匹配，幅频特性，位同步信号提取ABSTRACTThis report is Shanghai JiaoTong university school of electronic information andelectrical engineering system design expe

3、riment and innovation level 2011 2 the course summary report, task of the course is to implement a digital modem communication experiment system. This system contains modulation module, band-pass filter module, signal envelope detection module, a synchronous signal extraction and demodulation module

4、. In this experiment by using spectrum analyzer of the modulation signal in the frequency domain, band-pass filter amplitude-frequency characteristics were observed, and through the oscilloscope to ASK modulation signal time domain, frequency domain joint observations were made, at the same time usi

5、ng arbitrary wave generator to customize the modulation signal, so as to achieve the different modules of the system of independent testing. This report aimed at the design idea, principle and function of each module has made the detailed elaboration, and attached to the system instructions, test me

6、thods and results.KEYWORDS: DDS, RLC bandpass filter, impedance match, the amplitude frequencycharacteristics, a synchronous signal extraction第 2 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240目录1. 概述11.11.21.31.41.5编写说明1名词定义1硬件开发环境1软件开发环境1缩略语1系统总述22.2.12.2系统组成及主要功能2模块实现要求2机模块设计3机组成及主要功能3M 序列发生器模块33.3.13.23.2.

7、1 主要功能和设计指标33.2.2 M 序列的产生原理33.2.3 M 序列具体实现33.3 差分编码模块43.3.1 主要功能和设计指标43.3.2 差分编码的原理43.3.3 差分编码具体实现53.4 逻辑电平变换模块53.4.13.4.23.4.33.4.43.4.5主要功能和设计指标5主要器件 CD4011 简介5主要器件 TL431 简介6逻辑电平变换原理6逻辑电平变换具体实现63.5 基带信号调制模块73.5.1 主要功能和设计指标73.5.2 主要器件 AD9850 简介73.5.3 直接数字3.5.4 数字调制工作原理8字具体实现93.6机实验结果103.6.1 M 序列及相关

8、信号发生103.6.2 ASK 调制信号103.6.3 FSK 调制信号113.6.4 PSK 调制信号11信道模块的设计134.1 信道的组成及主要功能134.2 带通滤波器模块134.2.1 主要功能和设计指标134.2.2 带通滤波器原理具体实现134.3 带通滤波器匹配设计144.3.1 主要功能和设计指标144.3.2 阻抗匹配原理与具体实现144. 4.4 信道实验结果15第 3 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002404.5 对信道电路的改进164.5.1 主要功能和设计原理164.5.2 改进结果及分析16模块的设计175.5.1的组成及主要功能

9、175.2 信号放大模块175.2.15.2.25.2.3主要功能和设计指标17主要器件 NE5532 简介17和具体实现17信号放5.3 ASK 解调模块185.3.1 主要功能和设计指标185.3.2 包络检波原理和具体实现185.4 FSK 解调模块185.4.1 主要功能和设计指标185.4.2 斜率鉴频器原理和具体实现195.5 位同步恢复模块195.5.1 主要功能和设计指标195.5.2 位同步恢复原理195.5.3 位同步恢复具体实现205.6 采样及译码模块205.6.15.6.25.75.7.15.7.25.7.3主要功能和技术指标20采样及译码原理与实现21实验结果21信

10、号解调21位同步提取22差分译码22基于 LabVIEW 的 UART 通信模块的设计236.1 主要功能和技术指标236.2 UART 通信模块具体实现23致谢24参考文献25附录 A 测试和分析269.1 测试项目和方法269.1.1 第一轮测试（中期检查）方法和评分规则269.1.2 第二轮测试方法和评分规则269.2 测试结果及分析289.2.1 第一轮测试结果289.2.2 第二轮测试结果299.2.3 结果分析306.7.8.9.10. 附录 B 课程学习心得和意见建议3111. 附录 C 软件程序.3211.1 M 序列产生、差分编码及调制程序3211.2 符号位同步恢复及差分译

11、码程序4011.3 labVIEW 程序框图45第 4 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002401. 概述1.1 编写说明为上海交通大学电子信息与电气电子系在大三学年下学期开设的系统设计与创新实践1数字调制解调通信实验系统的设计报告。本文详细地介绍了实验系统中各模块的基本原理，设计指标，实现过程以及调试分析的方法。旨在全面实验小组的设计内容，操作过程，经验总结以及心得体会，可作为指导在检测评分时的参考，也可供广大的电子者阅读。1.2 名词定义M 序列: 最长线性移位寄存器序列的简称，伪随机序列的一种，寄存器长度决定M 序列的阶数； 幅频特性：表示增益同频率的关系

12、，可以比较直观地评价系统在频域对信号的过滤特性；阻抗匹配：负载阻抗与激励源内部阻抗相适配，输出功率最大的一种工作状态；数字锁相法位同步：是工程实践中应用较为广泛的一种从信息流中提取出同步码元的技术； 包络检波：主要用于调幅信号的解调，其输出与输入信号包络成对应关系。1.3 硬件开发环境表 1.1硬件开发工具1.4 软件开发环境表 1.2软件开发工具1.5 缩略语Cod：差分编码转换Mod：数字调制DDS：直接数字（DirectDigital Synthesizer）BPFC：模仿信道特性的带通滤波器（Band Pass Filter for DPLL：数字锁相环（Digital Phase L

13、ocked Loop）Channel）第 1 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240开发工具功能运行环境Multisum 12.0 学生版电路模拟Windows 7Xilinx ISE Design Suite 14.2 64 位FPGA 编程，Windows 7Code Composer StudioMSP430 编程Windows 7BenchLink Waveform Builder Pro定值调制波形Windows 7开发工具功能环境GDP-3303D 直流稳压源为单片机、调理电路等模块供电、室温Agilent 34405 数字式万用表系统检测调试、室

14、温Tektronix MDO4000 示波器时域-频域观测、室温Agilent MSO-X 3024A 示波器系统调试、室温Agilent 33521 任意波形发生器调制信号发生与系统调试、室温Agilent N9320B 频谱分析仪观测频域信号与信道幅频响应、室温电烙铁、焊锡、镊子、尖嘴钳等电路板的焊接制作、室温2. 系统总述2.1 系统组成及主要功能该数字调制解调通信实验系统总体上由模块1。从具体功机模块、信道模块和能来看，由 M 序列发生(M3/M4)、调制(Mod)、带通滤波器(BPFC)、信号放大(Amp)、解调(Demod)、位同步信号提取(BitSyn)、信号采样(Samplin

15、g)以及差分译码(Decod)等模块组成。图 2-1 系统框图本次实验对数字调制解调通信实验系统的、传输和接收过程进行了简单的模拟。实验中，将基带信号进行 ASK 调制，以带通滤波器道，通过包络检波进行解调，使用 FPGA 板卡作为接收端。最后，本次实验还实现了利用任意波发生器、示波器、频谱分析仪等仪器对调制信号、带通滤波器以及解调模块进行了进一步的观察和验证。2.2模块实现要求M 序列发生模块利用 MSP430 单片机，输出幅值为 3.3V 的 4 阶和 3 阶 M 序列、同步周期信号、同步码元信号以及调制模块所需的字。由于我们组选择调制模块的工作电压为 5V，所以还需使用模拟电路完成调制信

16、号字的逻辑电平转换。道的带通滤波器模块要求为无源 RLC 电路，同时带通滤波器该模块还需完成前后级阻抗匹配，此处还需要±5V 直流供电，实现对信道的电气。解调模块需要对信号进行包络检波以及信号的放大，此处的放大模块需采用±5V 直流供电。位同步信号提取模块由 Basys2 实验开发板和电路组成，开发板采用USB 供电，模块采用±5V直流供电。该模块完成对含有噪声的基带信号的滤波及极性变换，并输出为同步码元序列以及差分译码后的信号序列。第 2 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002403.机模块设计3.1机组成及主要功能数字调制解调通信

17、实验系统的机主要包括 M 序列发生器、差分编码器和电平转换器，其中M 序列发生、差分编码通过使用单片机 MSP430 编程实现，电平转换和信号调制通过数字电路实现。图 3-1机模块组成框图单片机产生 M 序列是待传输的基带信号；差分编码是为了克服信号极性颠倒；逻辑电平转换则将根据基带信号所对应的字的逻辑电平进行变换；调制模块根据字产生不同类型的调制信号。整体来说这样一个机就是产生用于传输的波形信号。3.2 M 序列发生器模块3.2.1 主要功能和设计指标本次课程要求产生 3 阶和 4 阶的M 序列作为原始信息，码率为 0.5Kbps，并要求 3 阶M 序列和 4 阶 M 序列可以通过单片机上的

18、按钮进行切换。同时输出 M 序列的位同步时钟信号和周期时钟信号， 为波形的观测提供同步触发信号。23.2.2 M 序列的产生原理M 序列式常见的一种伪随机序列，它是由线性反馈位移寄存器产生的周期最长的序列。以 4 阶线性反馈移位寄存器为例，其设计方案如图 3-2 所示。由图可知 4 阶 M 序列需要 4 个移位寄存器，移位寄存器内容向前推移，同时将 a2 和 a3 的内容进行异或运算，得到的结果重新存入 a3。如此循环反复，假设其实状态设为“0001”，最终将的到的是一个以 15 为周期的序列。图 3-2 四阶 M 序列产生原理3.2.3 M 序列具体实现本实验使用 TI 公司的 Launch

19、Pad 开发板作为 M 序列产生的载体。开发板使用超低功耗单片机MSP430G2553 作为器件，实验中使用的主要外设为 I/O 端口和 Watch Dag 定时器。该款单片机第 3 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240有 2 个数字 I/O 端口，每个 I/O 口包含 8 个管脚3。本实验中用到的 I/O 口的寄存器主要包括： 方向寄存器（PxDIR）、输入寄存器（PxIN）、输出寄存器（PxOUT）和电阻使能寄存器（PxREN）。相关外设的配置见表 3.1。表 3.1 I/O 端口寄存器配置一览表Watch Dag 定时器的为普通的计时器使用4。是一个

20、16 位计数器。看门狗定时器的一般用作程序自动复位，也可作在本实验中，考虑到产生 M 序列只需要简单地定时功能，故选用看门狗定时器。与 TimerA 定时器相比，看门狗时功能相对比较简单功能也较少，只有少数的几个计时值。但是配置起来也相对容易很多。本实验中，只需要两句话即可完成对看门狗的配置： WDTCTL = WDT_MDLY_0_5;IE1 |= WDTIE;第一句为设置看门狗定时器时钟源采用 SMCLK，计时 0.5ms。第二句开启看门狗中断。完成对单片机相关外设寄存器的配置之后，可以得到周期为 1ms 的定时器中断。利用此中断可完成对按键的以及 0.5kpbs 的符号序列，同时每两次中

21、断输出一个 M 序列码元。当一个周期的M 序列输出完成之后输出一个脉冲信号。由此，可输出符合要求的 M 序列、符号序列以及周期序列。M 序列的差分编码输出将在进行详细介绍。3.3 差分编码模块3.3.1 主要功能和设计指标为了克服信号的极性不确定性，在端对信号进行制差分编码，同时在接收端对接收到的信号进行差分译码。本实验中，使用单片机实现差分编码的功能。经过单片机将 M 序列进行差分编码，并根据差分信号产生调制信号所需的电路。字，输出到后级3.3.2 差分编码的原理差分编码算法如图 3-3 所示5。根据上图可写出代数式𝑑𝑘 = 𝑎𝑘

22、;𝑑𝑘1 式中为模二加运算（异或）。第 4 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240寄存器配置方式配置说明电气连接功能说明P1DIRBIT3P1.3 设为输入按键短按：切换 3/4 阶 M 序列长按：切换调制方式P1RENP1.3 拉电阻使能P1OUTP1.3 上拉电阻P1DIRBIT0P1.0 设为输出红色 LED 灯指示调制方式BIT4P1.4 设为输出I/O 端口输出 M 序列BIT5P1.5 设为输出I/O 端口输出差分编码后的 M 序列BIT6P1.6 设为输出绿色 LED 灯指示调制方式P1OUTBIT0P1.0 输出

23、低电平红色 LED 灯初始化为熄灭状态BIT6P1.6 输出低电平绿色 LED 灯初始化为熄灭状态P2DIRBIT0P2.0 设为输出I/O 端口字：Fq_UpBIT1P2.1 设为输出I/O 端口字：W_ClkBIT2P2.3 设为输出I/O 端口字：RestBIT3P2.4 设为输出I/O 端口字：DataBIT4P2.5 设为输出I/O 端口输出符号序列BIT5P2.6 设为输出I/O 端口输出周期序列图 3-3 差分编码原理图的差分译码算法如图 3-4，图 3-4 差分译码原理图代数式为对应地，𝑎𝑘 = 𝑑𝑘⻔

24、9;𝑘1上述两式互为“逆”运算。其中𝑑𝑘是𝑑𝑘经过信道传输后的符号流，𝑎𝑘和𝑎𝑘分别是信号源产生的信号序列和差分译码后得到的序列。表 3.2 给出了差分编码和译码的算例。可见，经信道传输后，无论符号流的极性是否发生倒置，都能通过差分译码恢复原始信息。表 3.2 中编码算法中序号 0 对应的𝑑𝑘初始取值被指定为“1”，同样也可以指定为“0”，影响差分编译码的效果。表 3.2 差分编码和译码的算例3.3.3 差分编码具体实现

25、利用 MSP430G2553 单片机可完成对 M 序列的差分编码，单片机相关介绍及实验中外设寄存器的配置已在进行了介绍。在实验中我们组将单片机定时器配置为1ms 中断一次，每2ms 输出一个M 序列码元。在，设置一个变量来当前输出的码元信息，当下一个 M 序列码元要输出时，将次码元与变量中的信息进行异或运算并输出，同时将变量更新。3.4 逻辑电平变换模块3.4.1 主要功能和设计指标逻辑电平变化电路的功能是将字信号最初的单片机逻辑电平转化为调制模块所需的逻辑电平，即 0V3.3V 逻辑电平转化为 0V5V 的逻辑电平。本模块小组自加模块，调制模块所用器件工作电压有 3.3V 和 5V 两种选择

26、。添加逻辑电平转换电路的目的是为了提高输出的信号的最大电平，即增加进入信道的信号功率。3.4.2 主要器件 CD4011 简介器件为四路与非门6。在实验中，我们组使用的器件型号为 CD4011B。本模块使用的其管脚分布如图 3-5 所示。第 5 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240序号01234567原始信息ak 1101001差分编码dk 10110001极性正确d k10110001差分译码ak 1101001极性倒置d k01001110差分译码ak 1101001图 3-5 CD4011B 管脚结构图3.4.3 主要器件 TL431 简介TL431

27、是一个有良好的热稳定性能的三端可调分流基准源7。它的输出电压用两个电阻就可以任意地设置到从 Vref（2.5V）到 36V 范围内的任何值。图 3-6 所示的是 TL431 的管脚图。TL431 的三个引脚分别为参考（Reference），阳极（Anode），阴极（Cathode）。本实验中使用 TL431 产生逻辑电平提升所需的中间电平。图 3-6 TL431 管脚结构图3.4.4 逻辑电平变换原理CMOS 器件的逻辑电平参数与供电电压有一定的关系8，一般情况下有：Voh Vcc 0.2V，Vih 0.7 Vcc； Vol 0.1V，Vil 0.3 Vcc。其中，Vcc为供电电压，Voh为输

28、出最低逻辑 1，Vih输入最低逻辑 1，Vol为输出最高逻辑 0，Vil为输入最高逻辑 0。由此想要从 03.3V 逻辑电平提升至 05V 的逻辑电平，需要设立一个中间电平。本次实验中我们设立中间电平为 4V。因为 4V 满足：3.3 > 0.7 4，4 0.2 > 0.7 5因此从单片机输出的信号经过两级提升可达到所需的逻辑电平，同时逻辑的工作电压范围是 3V18V，可以作为提升电平的器件。翻转。CD4011B3.4.5 逻辑电平变换具体实现本模块使用 CD4011B 和 TL431 作为电平转换的器件，两片 CD4011B 工作电压分别为 4V 和5V，实现逻辑电平的两次提升,

29、具体的实现电路见图 3-7。根据 TL431 的工作原理可知𝑅 + 𝑅21𝑈 =𝑈1𝑟𝑒𝑓𝑅2通过合适的取值，即可使 TL431 产生 4V 的基准电压。第 6 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240图 3-7 逻辑电平变换电路3.5 基带信号调制模块3.5.1 主要功能和设计指标该模块根据差分编码后的信号，生成相应的字。过逻辑电平提升模块后进入调制模块的器件 AD9850，然后由其根据字进行频率。根据实验要求需要完成的调制方式有 A

30、SK、FSK、DPSK，调制模块则需要根据调制模式产生对应的“1”和“0” 的字。3.5.2 主要器件 AD9850 简介图 3-8 AD9850 内部结构图AD9850 是高集成度DDS 频率器9，其内部包括可编程DSS 系统、高性能ADC 及高速比较器，全数字编程的频率器和时钟发生器。其内部结构见图 3-8。AD9850 接口简单，可以用8 位并行口或串行口进行。32 位频率字，在 125MHz 时钟下，输出频率分辨率达 0.029Hz。5 位相位字，输出相位分辨率为 11.25°。第 7 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240本实验中根据不同的

31、调制方式与码元生成不同的而达到调制的效果。字，然后AD9850不同的信号，从3.5.3 直接数字工作原理直接数字式频率综合器 DDS（Direct Digital Synthesizer）10，实际上是一种分频器：通过编程频率字来分频系统时钟（SYSTEM CLOCK）以产生所需要的频率。DDS 有两个突出的特点，一方面，DDS 工作在数字域，一旦更新频率字，输出的频率就相应改变，其跳频速率高；另一方面，由于频率字的宽度宽，频率分辨率高。图 3-9 是 AD9850 中 DDS 的工作原理图，它主要分成 3 部分：相位累加器，相位幅度转换，数模转换器（DAC）11。图 3-9 AD9850 内

32、部 DDS 工作原理图相位累加器：正弦波的幅度不是线性的，但是它的相位却是线性增加的。DDS 正是利用了这一字的位数 N，把 360° 平均分成了2𝑁 等份。假设系统特点来产生正弦信号。根据 DDS 的频率时钟为𝑓𝑐，输出频率为𝑓𝑜𝑢𝑡，每次转动一个角度360°，则可以产生一个频率为𝑓𝑐 的正弦波的相位递2𝑁2𝑁增量。那么只要选择恰当的频率字M，使得𝑓𝑜𝑢

33、;𝑡 =𝑀 2𝑁𝑓𝑐就可以得到所需要的输出频率𝑓𝑜𝑢𝑡:= 𝑓𝑐 𝑀𝑓𝑜𝑢𝑡2𝑁相位幅度转换：通过相位累加器，我们已经得到了Fout 频率所对应的相位信息，然后相位幅度转换器把 0°360°的相位转换成相应相位的幅度值。比如当 DDS 选择为 2V p-p 的输出时， 45°对应的幅度值为 0.7

34、07V，这个数值以二进制的形式被送入 DAC。这个相位到幅度的转换是通过查表完成的。图 3-10 串行输入时序图DAC 输出：代表幅度的二进制数字信号被送入 DAC 中，并转换成为模拟信号输出。在图 3-9 中，DAC 输出之后可以直接输出，也可以经过比较器转化为方波后进行输出。本实验所采用的AD9850 有 40 位字，其功能如图 3-10 所示。在实验中本组采用了串行输入的形式，40位字按照图 3-11 所示的时序图进行输出。第 8 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240图 3-11 AD9850字3.5.4 数字调制AD9850 的一类是输出信号字具体实

35、现字由单片机产生，在程序设计上有两类字，一类是 AD9850 复位字，另字。本组的分别编写了复位函数和写字的函数。复位函数功能是将rest、W_Clk、Fq_Up 三个通道依次产生一个上升沿。由前一节对于 DDS 工作原理的介绍可以知道，产生一个调制信号只需要根据当前码元、当前的调制模式以及相关的调制信息即可确定唯一的字。所以，对于字函数的void AD9850_Wr_Serial(double frequence ,unsigned char w0)为：其第一个是 double 类型变量 frequence。在函数中 w0 用于直接输出，frequence 装换为 3 个char 类型的变量

36、依次对应图 3-11 中的W0-W7、W8-W15、W16-W31；第二个输入为 char 类型的变量 w0对应图 3-10 中的 W32-W39，即信息和相位。在函数中按照图 3-11 所示时序将 4 个 char 类型变量顺序输出。图 3-12 为 AD9850 输出字的时序图。在实验中本组对于不同调制方式下的不同码元的字如表 3.3 所示。图 3-12 AD9850字时序图表 3.3 不同调制模式及码元对应的字*：NOP 表示停止调制，即不输出调制波形；*：freq_mid 表示调制信号的中心频率；*：freq_offset：表示 FSK 调制中不同码元所对应载频与中心频率的偏差。第 9

37、 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240调制方式码元frequencew0相位NOP*1/00.00x4090°ASK1freq_mid*0x000°00.00x020°FSK1freq_mid+freq_offset*0x000°0freq_mid-freq_offset0x000°DPSK1freq_mid0x80180°0freq_mid0x000°3.6机实验结果3.6.1 M 序列及相关信号发生(a)三阶 M 序列(b)四阶 M 序列图 3-13三阶/四阶 M 序列、码元序列及周期

38、序列3.6.2 ASK 调制信号(a)(b)(c)(d)图 3-14 ASK 调制信号频域、时域波形图 3-14 中四幅图为 ASK 调制信号的频域、时域的波形。图 3-14(a)中两个峰值分别一次谐波和二次谐波，图 3-14(b)可以看到多个 谐波分量以及使用示波器解调后的信号。从图中可以 ASK 信号看出符合课程要求。第 10 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002403.6.3 FSK 调制信号图 3-15 中四幅图为 FSK 调制信号的频域、时域的波形。图94.9kHz 和 105.0kHz，符合课程要求。3-15 (b)图中两个峰值分别是(a)(b)(c

39、)(d)图 3-15 FSK 调制信号频域、时域波形3.6.4 PSK 调制信号图 3-16 为 PSK 调制信号的频域、时域的波形。图 3-16(b)图中可以看到一次、二次和三次谐波分量，频率分别为 100.0kHz、200kHz 和 300kHz。图 3-16(c)和(d)是时域波形。均符合课程要求。(a)(b)第 11 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240(c)(d)图 3-16PSK 调制信号频域、时域波形第 12 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002404. 信道模块的设计4.1 信道的组成及主要功能数字调制解调通信

40、实验系统的信道主要包括带通滤波器（ BPFC ） 和相关的匹配电路（Matching）。其中带通滤波器中心频率为 100kHz，通过无源 RLC 电路实现。为实现信道的阻抗匹配，在带通滤波器两端又添加了相关匹配电路。图 4-1 信道模块组成框图本实验中带通滤波器的作用是模拟信道，传输从机内产生的信号。匹配电路是为了贴近工程实际，减少前后级电路的反射同时降低因不匹配对滤波器造成的影响。4.2 带通滤波器模块4.2.1 主要功能和设计指标带通滤波器的主要功能是传输调制信号，模拟信道的相关特性。实验中带通滤波器的的指标为： 1、中心频率误差小于等于 100kHz±3%；2、品质因数大于 4

41、.5 小于等于 5。4.2.2 带通滤波器原理具体实现本次实验课程要求使用 RLC 元件实现带通滤波器，本组采用了简单易行的串联 RLC 谐振电路实现该滤波器。根据串联 RLC 电路谐振频率计算公式121𝑓 =02𝜋𝐿𝐶以及 RLC 串联谐振电路品质因数的计算公式Q = 2𝜋𝑓0𝐿𝑅可知谐振频率只和电感、电容有关，而品质因数在谐振频率确定的情况下和电感、电阻有关。在电路中，R 来自电感自身的电阻以及外接电阻。所以，在选取元件时首先确定 L 和 C 使其确定的中心频率在

42、指标要求范围内，并且使品质因数略大于 5。然后通过串接一个小电阻达到降低品质因数的目的。第 13 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002404.3 带通滤波器匹配设计4.3.1 主要功能和设计指标在设计带通滤波器时使用了频谱分析指标进行观测和调试，频谱分析仪的输入输出端的阻抗为 50，即带通滤波器是在两端为 50阻抗的情况制作出来的。如果就此接在调制模块后面， 或者后面直接连接接收模块会改变带通滤波器的工作环境，使得信道的指标发生变换。为了使得滤波器的工作环境不变，需在其两端加入匹配电阻，然后在匹配电阻两侧加入跟随电路，使得滤波电路工作在一个相对地环境中。使用频谱

43、分析仪测试匹配前后电路的频响特性，其各项指标应基本不变：1. 中心（谐振）频率 100kHz，相对误差的绝对值不得大于 10%（2. 有载品质因数大于 4.5 小于 5。）4.3.2 阻抗匹配原理与具体实现图 4-2 无源 RLC 串联谐振网络根据图 4-2 所示的无源 RLC 串联谐振网络匹配原理，本实验中在此电路图的基础上两端加入电压跟随器即可完成阻抗匹配。根据阻抗匹配原理图（图 4-2），可设计出如下图所示的电路图。其中绿色标记部分为带通滤波器电路，其的两个电阻为匹配电阻。在匹配电路两侧还加入了两个跟随电路，其使用的运算放大器的型号为 NE5532。NE5532 将在 5.2 节中详细介

44、绍。图 4-3 带通滤波器及其匹配电路第 14 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002404.4 信道实验结果(a)(b)(c)(d)图 4-4 带通滤波器幅频特性曲线图4-4(a)为带通滤波器的幅频特性曲线13，图4-4(b)、(c)、(d)分别为前级阻抗匹配、后级阻 抗匹配以及前后级同时阻抗匹配时测得的幅频特性曲线。依据图 4-4 中所测得的结果，将相关参数列在了表 4.1 中，可以看出在不同匹配情况下的中心频率保持不变，但是 3dB 带宽特性会有所浮动。这是因为用作跟随器的两端并非理想高阻会对信道的电阻特性产生一些干扰，但对电抗特性产生影响。从表中可以看出各

45、项参数均符合指标要求。表 4.1 带通滤波器不同匹配情况下的特性参数*：此处匹配特指电路中有无匹配电阻，在测试时测量线两端已添加匹配负载第 15 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240匹配情况*中心频率（kHz）3dB 带宽（kHz）品质因数无匹配98.47820.2534.862前级匹配98.47821.4714.586后级匹配98.47819.7314.991前后均匹配98.47821.3244.6184.5 对信道电路的改进4.5.1 主要功能和设计原理本组依据图 4-3搭建完成信道电路之后发现，经过信道之后的信号幅值从 2Vpp 衰减到500mVpp

46、左右，在送到解调电路之前需要先进行信号的放大。经分析，我们发现在在某一频率下，谐振回路中的电流值是一定的，而输出电压的幅值取决于电流大小和𝑅2的大小。们将电路的结构进行了调整，调整后的电路见图 4-5。这一特点，我图 4-5 改进后的信道电路4.5.2 改进结果及分析(a)改进前(b)改进后图 4-6 改进前后的信道的频响特性曲线从图 4-6 中可以发现频率响应的特性没有改变，改进后的整体的幅值是之前的两倍多。这是因为改进前后的电路的工作环境并没有改变，但是在电流一定的情况下， 输出电压的取决于(𝑅1 +𝑅2 + 𝑅)两端的电压，

47、因此输出电压幅值可以有明显的提高。从实验的结果来看我们似乎取得了不错的效果。但是，考虑到本模块是用于模拟实际中的信道这一工程背景。实际中的信道特性是无法随意更改的，我们的设计方案就显得有些脱离实际了。因此我们组，还是采用了原有的设计方案，信号幅度较小，我们在后级设计了两个放大电路。第 16 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002405.模块的设计5.1的组成及主要功能数字调制解调通信实验系统的主要包括信号调理、信号解调、位同步恢复、采样及译码等几部分。其中信号调理和信号解调部分通过焊接电路实现，其他的三个部分通过使用 FPGA 开发板编程实现，FPGA 板卡以 B

48、asys2 开发板为载体。图 5-1模块组成框图模块的主要功能是接收由信道模块传输过来的调制信号，进行解调，然后提取出其中的信息。具体来说，解调包括 ASK 信号解调和 FSK 信号解调。之后通过对解调信号进行了码元同步信号的额提取以及对差分译码。在 FPGA 板卡对信息进行提取前，又经过了一级信号调理，其目的是将信号幅值调节到合适的大小，以适合 FPGA 板卡的逻辑电平。5.2 信号放大模块5.2.1 主要功能和设计指标经过带通滤波器后的信号有较大的幅度衰减，而后级的解调电路使用了二极管，因此需要先对信号进行放大。经过信道后的信号为 500mV 左右，而二极管的导通电压一般为 0.7V。再考

49、虑到后级的解调使用 FPGA 板卡需要 3.3V 的逻辑信号。因此此处的信号放大模块需要较大的放大倍数。在本实验中，我们的最大放大倍数为 6 倍左右。5.2.2 主要器件 NE5532 简介NE5532 是高性能低噪声双运算放大器集成电路14。与其他相比它具有更好的噪声性能，优良的输出驱动能力及相当高的小信号带宽，电源电压范围大。图 5-2 为其管脚结构图。图 5-2 NE5532 管脚结构图5.2.3 信号放和具体实现信号放大模块使用了反相放大电路，具体电路见图 5-3。放大倍数表：第 17 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240A = 𝑈&

50、#119900; = 𝑅2 + 𝑅3𝑈𝑖𝑅2在电路中𝑅2取值为 8.2k，𝑅3为 47k的滑动变阻器，则放大倍数范围为1,6.7。需要注意的是对于 ASK 调制信号和 FSK 调制信号而言，正弦波相位反转并不影响其所携带的信息。图 5-3 信号放大电路5.3 ASK 解调模块5.3.1 主要功能和设计指标ASK 调制信号（见图 3-14）解调模块功能是将调制信号同载频上搬移下来，产生低频的基带信号。本实验中该模块使用包络检波对 ASK 信号进行解调，要求解调信号与原始信号基本一致。5

51、.3.2 包络检波原理和具体实现包络检波是从调幅波包络中提取调制信号的过程12。其实质是在载波正周期通过包络电压对电容进行充电，在负半周期对电阻进行放电，然后取电阻两端电压即为近似的基带信号电压。RC 电路充放电速度由时间常数进行表征，取值由电容和电阻的决定，其关系式为 = RC15。图 5-4 实验中的检波电路，取电容为 3000pF，电阻为 20k，可计算的 = 60s。图 5-4 包络检波电路5.4 FSK 解调模块5.4.1 主要功能和设计指标FSK 调制信号（见图 3-15）由不同频率的载波信号组成，FSK 解调模块即这一信息对调制信号进行解调，产生基带信号。此模块要求对 FSK 信

52、号中不同载频能较为明显地分离开，及对其中一个载频有较大的衰减，对另一个则较好的保留。第 18 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：2002405.4.2 斜率鉴频器原理和具体实现FSK 信号属于数字信号的频率调制，而斜率鉴频器主要用于 FM 解调。其解调过程为：首先将调制波变成幅度按调制信号规律变化的调幅调频波，然后用包络检波器将幅度变化检取出来，即得所需的原调制信号。而将信号幅度按照频率线性为幅度的变化，则需依靠谐振回路实现。对于本实验中的 FSK 信号而言，只有两个载频值。所以，只需在这两个频率点上将其幅度频率点的线性度则无需关心。即可，其他根据斜率鉴频器的原理，参

53、考道的带通滤波器，设计了一个中心频率为 124kHz 的带通滤波器（见图 5-5）。本实验中 FSK 信号两个频率分别为 95kHz 和 105kHz，根据鉴频器的频响特性曲线可知，95kHz 的载波分量将会被衰减到很小，而 105kHz 的载频则会保留较大的幅值。之后经过包络检波器即可得到解调信号，此时的信号含有一定的直流分量。之后分别经过电容和过零比较器， 即可得到基带信号。图 5-5 斜率鉴频器5.5 位同步恢复模块5.5.1 主要功能和设计指标在本实验中符号位同步时钟恢复模块采用数字锁相环法16，通过对输入的基带信号进行处理， 输出与基带信号相位相同的符号序列，为之后的观测与检验提供触

54、发信号。要求在波形脉冲的可视相位动态抖动范围20%。5.5.2 位同步恢复原理图 5-6 数字锁相环原理框图第 19 页上海交通大学 电子信息与电气地址：东川路 800 号邮编：200240符号位同步时钟恢复的使用数字锁相环法实现。数字锁相环的实现方案也很多，本次实验中我们采用了提供的数字锁相环的实现方案，其原理框图为图 5-6。图 5-6 中，“本地时钟源”为晶振，经适当分频后，输出 S4 和 S5。S0 是接收到的码元序列，当检测到跳变沿时输出一个正脉冲 S1。S9 是本地产生的位同步信号，与 S1 进行“相位比较”，生成 S2 和 S3。S2 高电平，表示 S9 相位超前；S3 高电平，表示 S9 相位滞后。S4 通过“扣门”形成 S6，扣门是的。当 S9 相