第2章总线技术(上)

1、1西安电子科技大学 计算机学院 司栋森第二章 总线技术目 录2.1 总线的基本概念2.2 总线连接技术2.3 PC总线标准第二章第二章 总线技术总线技术第 2 页本章学习目的本章学习目的 总线的概念、分类及性能指标总线的传输控制、总线类型及总线仲裁总线的可靠性设计方法PC系列机主板系统总线的结构及特点第二章第二章 总线技术总线技术第 3 页2.1 2.1 总线的基本概念总线的基本概念2.1.1 2.1.1 总线、接口及其标准总线、接口及其标准1. 总线出现的背景v 计算机部件要具有通用性，适应不同系统与不同用户的需求，设计必须模块化。v 计算机部件产品(模块) 供应出现多元化。v 模块之间的联

2、接关系要标准化，使模块具有通用性。v 模块设计必须基于一种大多数厂商认可的模块联接关系，即一种总线标准。第二章第二章 总线技术总线技术第 4 页2. 2. 什么是总线？什么是总线？总线是连接多个数字元件的总线是连接多个数字元件的公共公共通道。通道。模块模块/ /设备间进行设备间进行互连互连和和传输信息传输信息的一组信号线，的一组信号线，包包括数据、地址和控制信号。括数据、地址和控制信号。 为使不同供应商的产品间能够互换，给用户更多的为使不同供应商的产品间能够互换，给用户更多的选择，选择，总线的技术规范要总线的技术规范要标准化标准化。 总线的标准制定要经周密考虑，要有严格的规定。总线的标准制定要

3、经周密考虑，要有严格的规定。第二章第二章 总线技术总线技术第 5 页2.1.2 2.1.2 总线的总线的分类分类1. 1. 按按总线功能总线功能或或信号类型信号类型划分为：划分为：数据总线：数据总线： 双向三态逻辑，线宽表示了数据处理的能力。地址总线：地址总线： 单向三态逻辑，线宽决定了系统的寻址能力。控制总线：控制总线： 就某根来说是单向或双向。 控制总线最能体现总线特点，决定总线功能的强弱和适应性。第二章第二章 总线技术总线技术第 6 页 CPUCPU总线：（也称片内总线）总线：（也称片内总线） 微机系统中速度最快的总线，主要在CPU内部，连接CPU内部部件，在CPU周围的小范围内也分布该

4、总线，提供系统原始的控制和命令。 局部总线：如：局部总线：如：PCIPCI 在系统总线和CPU总线之间的一级总线，提供外设到CPU之间的快速信息通道。 系统总线：（也称系统总线：（也称I/OI/O总线）总线）如：如：ISAISA、EISAEISA 是传统的通过总线扩展卡连接外部设备的总线。由于速度慢，其功能已经被局部总线替代。 通信总线：（也称外部总线）通信总线：（也称外部总线）如：如：RS232RS232（也称：接口）（也称：接口） 是微机与微机，微机与外设之间进行通信的总线。2. 2. 按总线的按总线的层次结构层次结构分为：分为：第二章第二章 总线技术总线技术第 7 页2.1.3 2.1.

5、3 总线的主要性能参数总线的主要性能参数p总线的宽度（位宽） ( 32bit 64bit ) 是指总线能同时传送的数据位数，即我们常说的32位、64位等总线宽度的概念。总线的位宽越宽则CPU的数据处理能力越强。 q总线的频率 (MHz) 每秒钟可进行总线传输的次数，以MHz为单位。工作频率越高则总线工作速度越快，也即总线带宽越宽。 p总线的带宽 （MB/S） 总线的带宽指的是一定时间内总线上可传送的数据量，即我们常说的每秒钟传送多少MB的最大稳态数据传输率。 根据总线的位宽和总线的时钟频率可以计算总线的带宽. 总线的带宽（数据传输率） = (总线宽度/8位)总线频率例：PCI总线的总线频率为3

6、3.3MHz，总线宽度为64位的情况下， 总线数据传输率为266MB/s 。第二章第二章 总线技术总线技术第 8 页2.1.4 2.1.4 总线标准的总线标准的特性特性v物理特性物理特性: : 总线物理连接方式，总线根数、插头和插座形状，总线物理连接方式，总线根数、插头和插座形状，引脚排列等。引脚排列等。v功能特性功能特性: : 描述一组总线中每一根线的功能。描述一组总线中每一根线的功能。v电气特性电气特性: : 定义每根线上信号的传递定义每根线上信号的传递方向方向以及有效以及有效电平电平范围。范围。 一般定义送入一般定义送入CPUCPU的信号为的信号为输入输入信号。信号。 从从CPUCPU中

7、送出的信号是中送出的信号是输出输出信号。信号。 低电平有效低电平有效的信号用信号名上一横线或信号名后带的信号用信号名上一横线或信号名后带# #来表示。来表示。v时间特性时间特性: : 用用时序图时序图定义每一根线在什么时候有效。定义每一根线在什么时候有效。第二章第二章 总线技术总线技术第 9 页2.2.1 2.2.1 总线的操作步骤总线的操作步骤总线操作的总线操作的4 4个阶段：个阶段：1 1总线请求总线请求和和仲裁阶段仲裁阶段: : （对有两个以上主模块的系统对有两个以上主模块的系统） 需要使用总线的模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定是否可以使用总线。2 2寻址阶段：寻址阶

8、段： 拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。3 3数据传送阶段：数据传送阶段： 主模块和从模块间进行双（单）向数据传送。4 4结束阶段：结束阶段： 主、从模块均撤出总线。 总线的操作过程是完成两个模块之间信息传送。启动操作过程的是主模块，另外一个是从模块。 有多个主模块时，某一时刻总线上只能有一个主模块占用总线。2.2 2.2 总线的操作与传输控制总线的操作与传输控制第二章第二章 总线技术总线技术第 10 页2.2.2 2.2.2 总线的传输控制协议总线的传输控制协议 总线的传输控制协议也称为总线定时协议，它保证数据传输双方操作的同步及传输的正确性

9、。 总线的传输控制有四种方式： 同步方式、异步方式、半同步方式、周期分裂式。第二章第二章 总线技术总线技术第 11 页总线传输控制的注意事项总线传输控制的注意事项在任何时刻总线上只能进行一组信息交换，即在某一瞬时只能允许一个发送门打开向总线上发送信息。当有多个模块都要使用总线传输时能采用分时复用方式。总线上的数据传输在主控模块的控制下进行，总线从属模块没有控制总线的能力，对主模块上的信号进行地址译码，执行主控模块的命令信号。 数据总线（ DB ） 控制部线（ CB ） 地址总线（ AB ） 中央中央 处理器处理器 CPU 存储器接口 I/O接口 I/O接口 I/O设备 I/O设备 存储器第二章

10、第二章 总线技术总线技术第 12 页2.2.2 2.2.2 总线的传输控制协议总线的传输控制协议 同步方式（Synchronous Bus Protocols） 总线上的所有模块共用同一时钟脉冲进行操作过程的控制。各模块的所有动作按照严格的时钟周期完成，多数动作在一个时钟周期中完成。优点优点：1）电路简单 2）适合高速设备的数据传输缺点：高速设备和低速设备间只能用 低速设备的速度来传输数据主主clkclk从从第二章第二章 总线技术总线技术第 13 页同步方式的时序图：同步方式的时序图：想一想：想一想： 为什么要有建立时间和保持时间？为什么要有建立时间和保持时间？注意： 学会看时序图很重要！ T

11、sTs：数据的建立时间TdTd：数据的保持时间TdTs时钟：地址：数据：第二章第二章 总线技术总线技术第 14 页同步方式的模块连接：同步方式的模块连接：主控模块M受控模块SCLKDBABTs：保证时钟前沿（上升沿）打开受控模块门时数据、地址必须有效。Td：保证时钟后沿（下降沿）关闭受控模块门时数据、地址必须保持有效。第二章第二章 总线技术总线技术第 15 页 前期前期IBM PC/XTIBM PC/XT机对存储器和机对存储器和I/OI/O操作采用同步总线协议：操作采用同步总线协议： 一个周期T1CLKALEABMEMRDBT2T3T4T1T1：M M发出地址（若为发出地址（若为WRWR还要送

12、出还要送出DATADATA） M M：MasterMasterT2T2：M M发发R/WR/W命令命令T3T3：S S送出送出DATA S:Slave DATA S:Slave T4T4：撤消：撤消DBDB、ABAB结束。结束。注意：学会看时序图很重要！第二章第二章 总线技术总线技术第 16 页2. 2. 异步方式异步方式(Asynchronous Bus Protocols) (Asynchronous Bus Protocols) 总线上通讯时，主、从模块之间有一次应答的过程，保证上一次事件处理完后，开始下一次事件，双方相互提供联络信号。 异步方式是目前应用最广泛的一种总线协议，传输速率由

13、外设决定。 高速设备高速传送，低速设备低速传送。 特点： 1）适应性好。 2）数据传输高度可靠。 3）传输延时为同步总线二倍。 4）比同步总线慢。 (完成一次操作需要两个来回)主主从从wait/readywait/readyREQ/ACKREQ/ACK第二章第二章 总线技术总线技术第 17 页异步方式的时序图：写周期写周期准备好接收已接收数据准备好知道已接收读周期读周期有数据数据准备好已接收完知道已接收写完成不忙不忙第二章第二章 总线技术总线技术第 18 页半同步步方式半同步步方式（ Semisynchronous Bus ProtocolsSemisynchronous Bus Protoc

14、ols） 总线上各操作的时间间隔可以不同，但必须是时钟周期的整数倍，信号的出现、采样与结束仍以公共时钟为基准。 它是综合了同步方式和异步方式的优点而设计。 主主clkclk从从wait/readywait/readywait/ready信号是单向的，不是互锁的。特点：特点：1）高速。 2）高可靠性。 3）适应性强。（对慢速设备自动加入Tw）PC/XT PC/XT 总线和总线和ISAISA总线均为半同步总线。总线均为半同步总线。PC/XT PC/XT 机中将机中将IOCHRDYIOCHRDY接为高。接为高。第二章第二章 总线技术总线技术第 19 页半同步方式的时序图：半同步方式的时序图：同步总线

15、协议T1CLKABWRT1TwT2DBWAIT异步总线协议从设备无法在一周期内响应主从从主第二章第二章 总线技术总线技术第 20 页4. 4. 周期分裂方式周期分裂方式 Split-cycle Bus Protocols Split-cycle Bus Protocols 总线传输周期分成两个子周期： 寻址子周期 数据传送子周期 在两子周期之间，主模块让出总线，供其它模块使用。其间，从模块准备数据。 当从模块准备好数据后，请求主模块接收数据。S准备好数据向M发请求M-S送地址和命令其它M可用S-M送数据子周期1子周期2从模块准备数据第二章第二章 总线技术总线技术第 21 页周期分裂方式的特点：

16、周期分裂方式的特点： 前三种总线协议的读过程为：1) M发出地址和命令。2）S内部读操作。3）S利用总线向 M送数据。 其中：在2中总线未利用，即总线空闲。尤其对慢速设备，这部分时间相当可观，对速度至关重要的系统来说十分可惜。而在周期分裂控制方式中，这部分时间得以充分利用，对提高系统性能有积极作用。 可以预料，随着IC的发展，这种总线的应用会越来越广泛。1 1）硬件复杂。2）一个周期分裂成两个子周期来完成，每个子周期 交换的信息量加大。3）对单机系统没有必要。应用于：中小型计算机如：VAX机。第二章第二章 总线技术总线技术第 22 页2.2.3 2.2.3 总线数据传输类型及总线仲裁总线数据传

17、输类型及总线仲裁2.2.3.1 2.2.3.1 总线数据传输类型总线数据传输类型 指主、从模块占用总线期间进行数据交换的方式。按交换数据的个数分为： 单周期方式和突发(burst)方式。地址线地址线地址地址数据线数据线数据数据寻址寻址信息传送信息传送总线占用期间总线占用期间1. 1.单周期数据传输方式单周期数据传输方式：一个总线周期只传送一个数据。第二章第二章 总线技术总线技术第 23 页信息传送信息传送地址线地址线地址地址无效无效数据线数据线数据数据1 1数据数据2 2数据数据3 3数据数据n n寻址寻址总线占用期间总线占用期间2. 2. 突发数据传输方式：突发数据传输方式： 取得总线控制权

18、后进行多个数据的传输。 寻址时主模块给出目的地首地址，访问第一个数据；从模块在首地址基础上，按一定规则自动对数据2、3.到数据n进行寻址（如自动加1），完成对数据2、3.到数据n的传输。第二章第二章 总线技术总线技术第 24 页2.2.3.2 2.2.3.2 总线仲裁总线仲裁1. 1. 基本概念基本概念 总线上可以连接多个主模块，它们均可占用总线传送数据。当出现多个主模块申请占用总线时，就需要进行仲裁，以决定将总线控制权交给哪一个主模块使用。 根据总线仲裁控制部件的位置，总线仲裁的主要方法可分成分布式仲裁与集中式仲裁两种。2. 2. 菊花链式分布式串行总线仲裁菊花链式分布式串行总线仲裁 每个主

19、模块包含有总线控制逻辑，多个主模块分享总线。 所有主模块总线请求“线或”在一起，CPU响应信号级联传播，占用总线的模块发出忙信号。 此方法优先级排定，灵活性差。第二章第二章 总线技术总线技术第 25 页菊花链式总线仲裁示意图：菊花链式总线仲裁示意图：总线应答总线应答主设备主设备1主设备主设备2总线请求总线请求忙信号忙信号应答应答 应答应答CPU第二章第二章 总线技术总线技术第 26 页3. 3. 集中式并行总线仲裁集中式并行总线仲裁 有一个集中的总线仲裁控制逻辑，各主模块的请求及响应信号相互独立且均连到集中仲裁逻辑处。仲裁逻辑进行优先级判断，以决定总线的使用权。 CPU可对优先级进行编程，以实

20、现不同的仲裁策略。总线应答总线应答主设备主设备1 1主设备主设备2 2总线请求总线请求忙忙CPUCPU总线请求总线请求1 1忙信号忙信号总线请求总线请求1 1总线应答总线应答1 1总线应答总线应答2 2总总线线仲仲裁裁逻逻辑辑电电路路:第二章第二章 总线技术总线技术第 27 页2.2.4 2.2.4 总线的可靠性技术总线的可靠性技术 总线是一组信号线的集合，是一种在各模块间传送信息的公共通路。 在微机系统中，利用总线实现主板内各部件之间、机箱内各插件板之间、主机与外部设备之间或系统与系统之间的连接与通信。 总线是构成微型计算机应用系统的重要技术，其可靠性的好坏会直接影响整个微机系统的性能。 总

21、线的可靠性技术包括：总线竞争、总线负载、总线驱动、总线的交叉串扰、总线的传输效应等等。第二章第二章 总线技术总线技术第 28 页2.2.4.1 2.2.4.1 总线负载总线负载 总线是一组信号线，在总线的使用周期，实现主控模块与从模块的电气连接，完成信息的传输任务。 在模块间传输信息时，信息发送方驱动总线，使各根信号线维持相应的电平状态；信息接收方通过检测信号线的电平状态，完成信息的接收。 若发送方不能将信号线驱动到信息对应的正确电平状态，则接收方将会接收到错误的信息。 总线上的各功能模块都是通过相应的门电路与总线相连接的，所以: 总线的负载能力 = 总线接口门电路的负载能力。想一想：如果负载

22、过多，驱动不了，会怎么样？想一想：如果负载过多，驱动不了，会怎么样？第二章第二章 总线技术总线技术第 29 页123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-May-2006Sheet of File:H:停 车 场 资 料 PCB停 车 场 -20040706PARKII.DDB Drawn By:P0.0/AD043P0.1/AD142P0.2/AD241P0.3/AD340P0.4/AD439P0.5/AD538P0.6/AD637P0.7/AD736P1.0/RXDC2P1.1/TXDC3P1.2/INT24P1.3/INT35P

23、1.4/INT46P1.5/INT57P1.6/SCL8P1.7/SDA9P2.0/A824P2.1/A925P2.2/A1026P2.3/A1127P2.4/A1228P2.5/A1329P2.6/A1430P2.7/A1531P3.0/RXD11P3.1/TXD13P3.2/INT014P3.3/INT115P3.4/T016P3.5/T117P3.6/WR18P3.7/RD19VSS1VSS22VDD23XTAL121XTAL220EA/VPP35PWM134PWM012ALE33PSEN32AVref44RST10U1P8XC591D7D6D5D4D3D2D1D0A8A9A10A11A

24、12A13A14A15VCCGNDRDWREA/VPALETXDCRXDCX111.MHZC1330PC1230PGNDOC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U274LS373D0D1D2D3D4D5D6D7I12I23I34I45I56I67I78I89CLK1OE11O119O218O317O416O515O614O713O812VCC20GND10U14GAL16V8A0A1GNDA3A2A1A0CH1CH2CH3VCCGNDA2CH5CH6CH7A3CH4ALEGNDWRRDA14A15IN 11IN

25、 22IN 33IN 44IN 55IN 66IN 77COMMON8CLAMP9OUT 710OUT 611OUT 512OUT 413OUT 314OUT 215OUT 116U16ULN2003A(16)CH1+12VOC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U474LS373GNDGNDD0D1D2D3D4D5D6D7IN 11IN 22IN 33IN 44IN 55IN 66IN 77COMMON8CLAMP9OUT 710OUT 611OUT 512OUT 413OUT 314OUT 215OUT 1

26、16U17ULN2003A(16)CH2+12VO11O10O9O8O12O13O14OC1C111D31Q22D42Q53D73Q64D84Q95D135Q126D146Q157D177Q168D188Q19U574LS373GNDGNDD0D1D2D3D4D5D6D7IN 11IN 22IN 33IN 44IN 55IN 66IN 77COMMON8CLAMP9OUT 710OUT 611OUT 512OUT 413OUT 314OUT 215OUT 116U18ULN2003A(16)CH3+12VO18O17O16O15O19O20O21OC1C111D31Q22D42Q53D73Q6

27、4D84Q95D135Q126D146Q157D177Q168D188Q19U774LS373GNDGNDD0D1D2D3D4D5D6D7O1O2O3O4O5O6O7CH4G19DIR1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811U3074LS245GNDD0D1D2D3D4D5D6D7COM12345678U335KCOM12345678U495KCOM12345678U505KVCCK1K2K3K4K5K6K7VCCK8K9K10K11K13K12K14VCCK15K17K16K18K19K20K21CH6G19DIR1A

28、12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811U3274LS245GNDD0D1D2D3D4D5D6D7CH5G19DIR1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811U3174LS245GNDD0D1D2D3D4D5D6D7TXD1GND2VCC3RXD4RS8CANH7CANL6VREF5U11PCA82C50RXDCTXDCCANHCANLGNDVCCR147KGND12U15JP2Vout2Vin1gnd3onoff5fedback4U22LM2576C2

29、3100uC241000uZ1100uH21DZ11N5822GNDVCC+12VVCCVHCOM12345U205K*6NWCS1SO2WP3VSS4VDD8HOLD7SCK6SI5U21FM25640VCCHOLDSCKCH-FSIOWPGNDSCKSIOHOLDWPCH-FC28104C29104C30104C33104C34104C35104C36104VCCGNDC31104C32104C26104C25104C27104A4A5A6A7KEYGNDI11I22I44I33I55I66I88I77O116O215O314O413O512O611O710O89U23KEYCOM1234

30、56789U245KJP1JP2JP3JP5JP4JP6JP7JP8JP1JP2JP3JP4JP5JP6JP7VCCJP8G19DIR1A12B118A23B217A34B316A45B415A56B514A67B613A78B712A89B811U2574LS245JP1JP2JP3JP4JP5JP6JP7JP8DIRD0D1D2D3D4D5D6D7D0A0D1A1A2D2A3A4D3A5A6D4A7A8D5A9A10D6A11A12D7A15PSENNWD011D112D213D315D416D517D618D719A010A19A28A37A46A55A64A73A825A924A112

31、3A1021A122OE22WE27NC26CE20NC1GND14VCC28A128C64VCCGNDVHGNDEA/VP123J3CON3KEYPSENAVSSADC3ADC4ADC5ADC3ADC4ADC5AVSSTEST1Vin2COMP8Vout6TEMP3GND4NC7TRIM5U19MAX874AVSSVCCR41MR52MR24MAVREFAVREFO1O2O3O4O5O6O7O8O9O10O11O12O13O14O15O16O17O18O19O20O21LIG1GND2KEY3GND4K24KEY-LLIG1GND2KEY3GND4K31KEY-LLIG1GND2KEY3GN

32、D4K38KEY-LLIG1GND2KEY3GND4K25KEY-LLIG1GND2KEY3GND4K32KEY-LLIG1GND2KEY3GND4K39KEY-LLIG1GND2KEY3GND4K26KEY-LLIG1GND2KEY3GND4K33KEY-LLIG1GND2KEY3GND4K40KEY-LLIG1GND2KEY3GND4K27KEY-LLIG1GND2KEY3GND4K34KEY-LLIG1GND2KEY3GND4K41KEY-LLIG1GND2KEY3GND4K23KEY-LLIG1GND2KEY3GND4K22KEY-LLIG1GND2KEY3GND4K29KEY-LLI

33、G1GND2KEY3GND4K30KEY-LLIG1GND2KEY3GND4K37KEY-LLIG1GND2KEY3GND4K36KEY-LLIG1GND2KEY3GND4K28KEY-LLIG1GND2KEY3GND4K35KEY-LLIG1GND2KEY3GND4K42KEY-LL1L2L3L4L5L6L7L8L9L10L11L12L13L14L15L16L17L18L19L20L21+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12V+12VL1K1GNDL8K8GNDL15K15

34、GNDL16K16GNDGNDK9L9L2K2GNDL3K3GNDGNDK10L10L17K17GNDL4K4GNDGNDK11L11L18K18GNDL5K5GNDGNDK12L12L19K19GNDL20K20GNDGNDK13L13L6K6GNDL7K7GNDGNDK14L14L21K21GNDTXARXAC37104C38104C40104C39104R1 IN13R2 IN8T1 IN11T2 IN10GND15V+2V-6VCC16R1 OUT12R2 OUT9T1 OUT14T2 OUT7C1+1C1 -3C2+4C2 -5U51MAX202GNDVCCTXAVCCRXA1RXA

35、1RXA162738495U52DB912J4JP214141122334455667788991010111112121313R6RES*714141122334455667788991010111112121313R7RES*714141122334455667788991010111112121313R8RES*7C41104C4210412345J1CON5GND第二章第二章 总线技术总线技术第 30 页1. 1. 门电路的电气特性门电路的电气特性IIL：输入低电平的短路电流（由输入管脚输出1.5mA）IIH：输入高电平的漏电流（由输入管脚输入10uA）IOL：输出低电平的灌电流（由输

36、出管脚输入8mA）IOH：输出高电平的拉电流（由输出管脚输出0.4mA）门电路的电气特性一般用输入门电路的电气特性一般用输入/ /输出电流来表示，如下图所示：输出电流来表示，如下图所示： 注：门电路的电流特性因器件的材料及生产工艺的不同而不同。一般器件手册上均给出详细的说明。 如74HC244等驱动器， IOL 约为20mA25mA，IOH 约为20mA。手册上有时给出是可以驱动的TTL门个数（如10-12个）。I IOLOL （8mA8mA）I IIHIH (10uA) (10uA)I IILIL (1.5mA) (1.5mA)输出输入I IOHOH （0.4mA0.4mA）LS第二章第二章

37、 总线技术总线技术第 31 页2. 2. 门电路负载能力的计算门电路负载能力的计算所谓门电路的所谓门电路的负载能力负载能力是指：是指： 当门电路的输出端输出低电平时，能够吸收多少个输入门输入低电平的短路电流。或者： 当门电路输出端输出高电平时，能够提供多少个输入门输入高电平时的漏电流。IIHIOHIILIOL由于门电路输入引脚在输入高电平时的漏电流很小（uA级），所以门电路的负载能力一般均指输出低电平时的吸收电流大小（或带IIL 的个数）。第二章第二章 总线技术总线技术第 32 页3. OC3. OC门门 OC门是一类结构特殊的门电路，其内部输出管的集电极开路，没有与任何部分进行电气连接，如下

38、图所示。 在使用OC门时，其输出端必须外接上拉电阻。输出输出输入输入地地OCOC门门I IIHIHI IILIL输输出出输入输入I IOLOLI IOHOHOCOCVCCVCC OC门的开路结构，可使多个OC门的输出短接在一起，实现线与逻辑：即当所有OC门输出为高时，公共短接输出为高，否则输出为低。OCOCLSLSVCCVCCRCRCOCOCLSLSVoVoN 1N 1个个N 2N 2个个第二章第二章 总线技术总线技术第 33 页OCOC门上拉电阻的选择：门上拉电阻的选择： 当所有OC门器件均输出为高时，必须保证VOH不低于2.7V。（此时，流入OC门的电流由N1个OC门共同分担）。kmAmAVVININVVccRIHOHOH3 . 21 . 024 . 027