电子技术 雷勇 第8章

1、交通信号灯故障检测电路交通信号灯故障检测电路FGYR&11&11电平的高低一般电平的高低一般用用“1”和和“0”两种状态区别，两种状态区别，若规定若规定高电平为高电平为“1”，低电平，低电平为为“0”则称为则称为正逻辑正逻辑。反之则。反之则称为称为负逻辑负逻辑。若。若无特殊说明，均无特殊说明，均采用正逻辑。采用正逻辑。100VUCC高电平高电平低电平低电平1. 分立元器件基本逻辑门电路分立元器件基本逻辑门电路（1）二极管和晶体管的开关特性）二极管和晶体管的开关特性R相当于相当于开关闭合开关闭合SSR3V0VRDiuou（2）. 三极管的开关特性三极管的开关特性3V0V+UCCu

2、iRBRCuOTuO+UCCRCECuO+UCCRCEC输入输入A、B、C全为高电平全为高电平“1”，输出输出 Y 为为“1”。输入输入A、B、C不全为不全为“1”，输出输出 Y 为为“0”。0V0V0V0V0V3V+U 12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC0V3V逻辑逻辑即：有即：有“0”出出“0”， 全全“1”出出“1”Y=A B C&ABYC00000010101011001000011001001111ABYC0V0V0V0V0V3V3V3V3V0V0000001110111101100101110

3、1011111ABYC3V3V-U 12VRDADCABYDBC输入输入A、B、C全为低电平全为低电平“0”，输出输出 Y 为为“0”。输入输入A、B、C有一个为有一个为“1”，输出输出 Y 为为“1”。逻辑关系逻辑关系：逻辑逻辑即：有即：有“1”出出“1”， 全全“0”出出“0”Y=A+B+CABYC 100000011101111011001011101011111ABYC+UCC-UBBARKRBRCYT 1 0饱和饱和逻辑表达式：逻辑表达式：Y=A“0”10“1”“0”“1”AY逻辑符号逻辑符号1AY2. 基本逻辑门电路的组合基本逻辑门电路的组合+UCCAR1RCYTBDADBR2YC

4、DC有有“0”出出“1”，全，全“1”出出“0”&ABCY&ABC00010011101111011001011101011110ABYCY=A B C1Y有有“1”出出“0”，全，全“0”出出“1”1Y00010010101011001000011001001110ABYCABC 1YABC 1Y=A+B+C与或非门电路与或非门电路&ABY&CD1&ABY&CD1ABY1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全全“0”出出“0”&ABY1 1ABY2Y2 1 A1&AFB逻逻 辑辑 电电 路路 如如 图

5、图 所所 示示 ， 当当 输输 入入 输输 入入 B 为为 方方 波波 时，时， 则则 输输 出出 F 应应 为为( ) (a) “1” (b) “0” (c) 方方 波波 TTL(Transistor-Transistor Logic) T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1E2E3E1BCE2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T14.3V钳位钳位2.1V“0”(0.3V)输入全高输入全高“1”,输出为输出为低低“0”1V T4E2E3E1BC T5Y R3R5AB CR4R2R1 T3 T4T2+5V T11V(0.3V)“

6、1”“0”输入有低输入有低“0”输出为高输出为高“1” 流过流过 E结的电结的电流为正向电流流为正向电流5VVY 5-0.7-0.7 =3.6V00010011101111011001011101011110ABYCY=A B CY&ABC4路路2输入与非门引脚排列和逻辑图输入与非门引脚排列和逻辑图 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 4 与非门与非门 74LS00 的引脚排列图 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND T5Y R3R5AB CR4R2R1 T3 T4T2+5V T1 T5Y R

7、3R5AB CR4R2R1 T3 T4T2+5V T1ABDE允许叠加干扰允许叠加干扰UOFF0.9UOH1231234 Ui AB UON是保证输出为额是保证输出为额定低电平时所对应的定低电平时所对应的最最小输入高电平电压小输入高电平电压。DE1231234 Ui UON 10 低电平，低电平，&Y11R50%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 输入波形输入波形ui输出波形输出波形uO推拉式输出电路结构存在局限性。输出端不能并联使用，否推拉式输出电路结构存在局限性。输出端不能并联使用，否则，若两个门一个输出高电平另一个输出低电平，当两个

8、门则，若两个门一个输出高电平另一个输出低电平，当两个门的输出端并联以后，将有很大的电流从截止门流到导通门，的输出端并联以后，将有很大的电流从截止门流到导通门，可能使这两个门损坏。集电极开路门就是为克服以上局限性可能使这两个门损坏。集电极开路门就是为克服以上局限性而设计的一种而设计的一种TTL门电路。门电路。集电极开路门简称集电极开路门简称OC门门(Open-Collector Gate) T5Y R3AB CRLR2R1T2 T1(5V)CCUCE&YCBA （1）“OC”门可以直接接负载，如继电器、指门可以直接接负载，如继电器、指示灯、发光二极管等。示灯、发光二极管等。 普通普通TT

9、L “与非与非”不允许直接驱动电压高于不允许直接驱动电压高于5V的负载，否则将被损坏。的负载，否则将被损坏。 （2） “OC”门可门可“线与线与”。即：将几个。即：将几个“OC”门的输出端相联，再接电源和负载；将多个输出门的输出端相联，再接电源和负载；将多个输出信号直接相联，按信号直接相联，按“与与”逻辑输出。逻辑输出。 普通普通TTL “与非与非”不允许直接相联！不允许直接相联！Y&CBAKA+24VKA220&A1B1C1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“0”“0”Y&CBAKA+24VKA220&A1B1C

10、1Y1&A2B2C2Y2&A3B3C3Y3URLY“1”“0”“0”“1”0“1”控制端控制端 DE D T5Y R3R5AB R4R2R1 T3 T4T2+5V T14. 三态输出与非门电路（三态输出与非门电路（TS门）门）“0”控制端控制端 DE T5Y R3R5AB R4R2R1 T3 T4T2+5V T11V1V&YEBA逻辑符号逻辑符号 0 高阻高阻0 0 1 1 0 1 1 1 1 0 1 11 1 1 0ABEY1E0EABY 功能表功能表“1”“0”“0” A1 B1三态门构成双向总线三态门构成双向总线E为为“1”时，时，G1三态三态门处于工作态，门处于

11、工作态，G1就就将数据输入信号将数据输入信号D0的的非非送到数据总线，送到数据总线，G2三态门处于高阻状态；三态门处于高阻状态；当当E为为“0”时，时，G1三三态门处于高阻状态，态门处于高阻状态，G2三态门处于工作态，三态门处于工作态，G2就将数据总线上的就将数据总线上的信号的信号的非非送到送到D1。通过改变控制信号通过改变控制信号E状态，实现分时的数状态，实现分时的数据双向传送。据双向传送。i3VT Viii由两个串联的由两个串联的N沟道增强型沟道增强型MOS管管T1和和T2和两个和两个并联的并联的P沟道增强型沟道增强型MOS管管T3和和T4组成。组成。当至少有一个为低电平时，当至少有一个为

12、低电平时，T1、T2中就至少有一管截止，中就至少有一管截止，T3、T4中就至少有一管导通，输出中就至少有一管导通，输出为高电平；当输入均为高电平为高电平；当输入均为高电平时，时，T1和和T2都导通，都导通，T3和和T4都都截止，输出为低电平。截止，输出为低电平。输出输出Y和输入和输入A、B的逻辑关系的逻辑关系ABY A B Y VDD T3 T4 T2 T1 A B Y VDD T1 T4 T3 T2 其电路形式刚好和与非门相反，并联的两个驱动管其电路形式刚好和与非门相反，并联的两个驱动管T1和和T2为为N沟道增强管，串联的两个负载管沟道增强管，串联的两个负载管T3和和T4为为P沟道增强管。沟

13、道增强管。当输入当输入A、B均为低电平时，均为低电平时，T1和和T2都截止，都截止，T3和和T4都导通，输都导通，输出为高电平；当输入出为高电平；当输入A、B中至中至少有少有1个为高电平时，个为高电平时，T1、T2中中至少有至少有1个导通，个导通，T3、T4中至少中至少有有1个截止，输出为低电平。个截止，输出为低电平。输出输出Y和输入和输入A、B的逻辑关系的逻辑关系YAB1.1.逻辑状态表逻辑状态表( (真值表真值表)逻辑状态表：逻辑状态表：是由变量的所有可是由变量的所有可能取值组合及其对应的函数值所构成能取值组合及其对应的函数值所构成的表格。的表格。逻辑状态表列写方法：每一个变量逻辑状态表列

14、写方法：每一个变量均有均有0、1两种取值，两种取值，n个变量共有个变量共有2i种不种不同的取值，将这同的取值，将这2i种不同的取值按顺序种不同的取值按顺序（一般按二进制递增规律）排列起来，（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可同时在相应位置上填入函数的值，便可得到逻辑函数的状态表。得到逻辑函数的状态表。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 0 1 1 例如：当例如：当A=B=1、或则、或则B=C=1时，时，函数函数Y=1；否则；否则Y=0。逻辑状态表逻辑状态表逻辑函数的表

15、示方法逻辑函数的表示方法 A B Y 0 0 1 0 1 1 1 0 1 1 1 0A B C Y0 0 0 0 0 0 1 00 1 0 00 1 1 01 0 0 01 0 1 11 1 0 11 1 1 10 10 11 01 0A YA Y一输入变一输入变量，二种量，二种组合组合二输入变二输入变量，四种量，四种组合组合三输入变三输入变量，八种量，八种组合组合逻辑状态表逻辑状态表（四输入变量）（四输入变量）逻辑函数的表示方法逻辑函数的表示方法A B C D Y0 0 0 0 1 0 0 0 1 00 0 1 0 10 0 1 1 10 1 0 0 00 1 0 1 10 1 1 0 00

16、 1 1 1 1A B C D Y1 0 0 0 1 1 0 0 1 11 0 1 0 11 0 1 1 11 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 1四输入变量，四输入变量，16种组合种组合 输入变量的组输入变量的组合：二变量有四种；合：二变量有四种；三变量有八种；四三变量有八种；四变量有十六种。如变量有十六种。如果有果有n n个输入变量，个输入变量，则有则有2 2n n种组合。种组合。 （2 2）、）、逻辑函数逻辑函数(表达表达)式式逻辑表达式：是由逻辑变量和与、或、非逻辑表达式：是由逻辑变量和与、或、非3种运种运算符连接起来所构成的式子。算符连接起来所构成的式

17、子。函数的标准与或表达式的列写方法：将函数的函数的标准与或表达式的列写方法：将函数的逻逻辑状态表辑状态表中那些使函数值为中那些使函数值为1的最小项相加，便得到的最小项相加，便得到函数的标准与或表达式。函数的标准与或表达式。)7 , 6 , 3(mABCCABBCAYB B、逻辑函数的最小项表达式逻辑函数的最小项表达式任何一个逻辑函数都可以表示成唯一的一组最小项之和，任何一个逻辑函数都可以表示成唯一的一组最小项之和，称为标准与或表达式，也称为最小项表达式称为标准与或表达式，也称为最小项表达式对于不是最小项表达式的与或表达式，可利用公式对于不是最小项表达式的与或表达式，可利用公式AA1 和分配律和

18、分配律A(B+C)ABBC来配项展开成最小项表达式。来配项展开成最小项表达式。)7 , 3 , 2 , 1 , 0()()(73210mmmmmmABCBCACBACBACBABCAABCCBACBACBABCABCAACCBBABCAY如果列出了函数的真值表，则只要将函数值为如果列出了函数的真值表，则只要将函数值为1的那些最小的那些最小项相加，便是函数的最小项表达式。项相加，便是函数的最小项表达式。A B CY最小项0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100m0m1m2m3m4m5m6m7m1ABCm5ABCm3ABCm2ABCCBABC

19、ACBACBAmmmmmY)5 ,3 ,2, 1(5321将真值表中函数值为将真值表中函数值为0的那些最小项相加，便可得到的那些最小项相加，便可得到反函数的最小项表达式。反函数的最小项表达式。(3)(3)、逻辑图逻辑图逻辑图：是由表逻辑图：是由表示逻辑运算的逻辑符示逻辑运算的逻辑符号所构成的图形。号所构成的图形。Y&1&ABBC(5)(5)、波形、波形图图波形图：是由输入变量的波形图：是由输入变量的所有可能取值组合的高、低电所有可能取值组合的高、低电平及其对应的输出函数值的高、平及其对应的输出函数值的高、低电平所构成的图形。低电平所构成的图形。(4)(4)、卡诺图卡诺图逻辑乘用

20、逻辑乘用“与与”门实现，门实现，逻辑加用逻辑加用“或或”门实现，门实现，求反用求反用“非非”门实现。门实现。 下面举例说明这几种表示方法。下面举例说明这几种表示方法。 设：开关闭合其状态为设：开关闭合其状态为“1”，断开为，断开为“0”灯亮状态为灯亮状态为“1”，灯灭为，灯灭为“0” 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”(1)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式对应于对应于Y=1，一种组合中，输入变一种组合中，输入变量之间是量之间

21、是“与与”关系，关系， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABCCBACBACBAY 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1YCBA&1CBAABCCBACBACBAYCBACBACBAABC1 1、逻辑电路图、逻辑电路图逻辑代数式逻辑代数式BABY=A B+ABA BA1&AB&118.2.2 逻辑函数表示方法之间的转换逻辑函数表示方法之间的转换从输入到输出从输入到输出逐级写出逐级写出2 2、由逻辑状态表到

22、、由逻辑状态表到逻辑图的转换逻辑图的转换逻辑状逻辑状态表态表逻辑表逻辑表达式达式A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100100111) 7 , 6 , 5 , 2 (mABCCABCBACBAY 1 1 最简与或最简与或表达式表达式化简 2 ACCBY 2 a a取取Y=1Y=1( (或或Y Y0)0)列逻辑式列逻辑式： b b对一种组合而言，输入变量之间是对一种组合而言，输入变量之间是“与与”的逻辑关系。对应的逻辑关系。对应于于Y Y1 1，如果输人变量为，如果输人变量为“1 1”，则取其原变量，则取其原变量( (如如A)A)；如果输入

23、；如果输入变量为变量为“0 0”，则取其反变量，则取其反变量( (如如 ) )。而后取乘积项。而后取乘积项。 A c c各种组合之间是各种组合之间是“或或”的逻辑关系的逻辑关系。 &画逻辑图画逻辑图 3 &1最简与或最简与或表达式表达式ACCBYCBACBCACYCBACY&BCAC若用与非门实若用与非门实现，将最简与现，将最简与或表达式变换或表达式变换乘最简与非乘最简与非-与非表达式与非表达式ACCBY 3 3 3、由、由逻辑图逻辑图到真值表到真值表的转换的转换逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式化简 2 &A1CBBAACY

24、11CBAY1BAY2CAY31Y2Y3YY)()(321CABACBAYYYY 2 CAABCBACBACBACABACBAY)()()(从输入到输出逐级写出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101001011最简与或最简与或表达式表达式 3 逻辑状逻辑状态表态表CAABCBAY 3 逻辑电路如图所示，试写出逻辑式，并化简之，列出状态表逻辑电路如图所示，试写出逻辑式，并化简之，列出状态表 AB111&F&C1)( BCBCABCABCCBABCFA01010101B00110011C00001111F11111111画出

25、画出 的逻辑图，列出其逻辑状态表的逻辑图，列出其逻辑状态表 CBAABF)( &ABCF11A01010101B00110011C00001111F11100000确定确定Y = Y2 Y3= A AB B AB.A B.A B.A. .A BBY1.AB&YY3Y2.反演律反演律反演律反演律ABY001 100111001=A B.A B.Y = AB AB .AB.BAYA B = AB +AB=A B =1ABY逻辑符号逻辑符号=A BABY001 1001001111Y2YY1YABC2YABC12YYYABCABCYABCABCABCABCYABCABCABCABC电

26、路的作用：电路的作用： 在采用几套设备同时工作的系统中，可采在采用几套设备同时工作的系统中，可采用用“不一致电路不一致电路”进行控制，一旦运行结果不进行控制，一旦运行结果不一致，便由该电路发出报警信号，通知操作人一致，便由该电路发出报警信号，通知操作人员及时排除故障，确保系统的可靠性。员及时排除故障，确保系统的可靠性。该电路具有检查输入信号是否该电路具有检查输入信号是否致的逻辑功能，致的逻辑功能，一旦输出为一旦输出为0 0，则表明输入不一致，通常称该电路，则表明输入不一致，通常称该电路为为“不一致电路不一致电路”。该电路的设计方案最简该电路的设计方案最简Y&1.BA&C101A

27、A=AC +BCY=AC BC 设：设：C=1封锁封锁打开打开选通选通A信号信号Y&1.BA&C001设：设：C=0选通选通B信号信号B=AC +BCY=AC BC (取取 Y=“1”( 或或Y=“0” ) 列逻辑式列逻辑式取取 Y = “1”对应于对应于Y=1， 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1CBACBACBACBAYABCCBACBACBAY BCACBACBACBAABC001001 11 101111 0 0 0 0 C 0 0 1 10 1 0 10 1 1 01 0 0 11 0

28、 1 01 1 0 01 1 1 1YCBA01100111110&1010BCACBACBACBAY 例例 有一个火灾报警系统，设有烟感、温感和紫外光有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。产生报警信号，试用与非门设计产生报警信号的电路。输输 入入输输 出出A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1

29、1解：解：( (1) ) 分析设计要求，建立真值表分析设计要求，建立真值表感三种不同类型的火灾探测器感三种不同类型的火灾探测器有烟感、温感和紫外光有烟感、温感和紫外光产生报警信号产生报警信号两种或三种探测器发出探测信号时，报警系统才两种或三种探测器发出探测信号时，报警系统才与非门设计与非门设计 报警电路的输入信号为烟感、温感报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设和紫外光感三种探测器的输出信号，设用用 A、B、C 表示，且规定有火灾探测信表示，且规定有火灾探测信号时用号时用 1 表示，否则用表示，否则用 0 表示。表示。 报警电路的输出用报警电路的输出用 Y 表示，且规

30、表示，且规定需报警时定需报警时Y 为为 1 ，否则，否则 Y 为为 0。由此可列出真值表如右图所示由此可列出真值表如右图所示11110000( (2) ) 根据根据真值表列逻辑式或画函数卡诺图真值表列逻辑式或画函数卡诺图3 5 6 7Y( A BCm( , , , )、）函数的最小项表达式函数的最小项表达式 1 1ABC0100 0111 10 1 1( (3) ) 用卡诺图化简法求出输出用卡诺图化简法求出输出逻辑函数的最简与或表达式，逻辑函数的最简与或表达式，再变换为与非表达式。再变换为与非表达式。Y = AB + AC + BC( (4) ) 画逻辑图画逻辑图根据 Y 的与非表达式画逻辑图

31、=AB AC BCABCY=AB AC BC3 5 6 7Y( ABCm( , , , )、） 开工为开工为“1”，不开工为，不开工为“0”； G1和和 G2运行为运行为“1”，不运行为，不运行为“0”。0111 0 0 1 0 100011 0 11 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0A B C G1 G2ABCCABCBABCA1 GABCCBACBACBA2 GABC001001 11 101111ACBCAB1 G1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 0111 0 0 1 0A B C

32、 G1 G2 100011 0 1ACBCAB1 GACBCAB ABCCBACBACBA2 GABCCBACBACBA2 G ABC00100111101111A BCA BC&G1G21AB BC ACG ABCCBACBACBA2 G例例8.3.38.3.3：设计一个电话机信号控制电路。电路有设计一个电话机信号控制电路。电路有I0（火警）、（火警）、I1（盗警）和（盗警）和I2（日常业务）三种输入信号，通过排队电路分别从（日常业务）三种输入信号，通过排队电路分别从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同时有输出，在同一时间只能有一个信号通过。如果同时有两个以上信

33、号出现时，应首先接通火警信号，其次为盗警信号，两个以上信号出现时，应首先接通火警信号，其次为盗警信号，最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路。要求用集成门电路7400（每片含（每片含4个个2输入端与非门）实现输入端与非门）实现解：解：（1）列真值表：）列真值表：（2）由真值表写出各输出的）由真值表写出各输出的逻辑表达式：逻辑表达式：00IL 101IIL 2102IIIL 输输 出出输输 入入0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2（3）根

34、据要求，将上式转换为与非表达式：）根据要求，将上式转换为与非表达式：00IL 101IIL 2102102IIIIIIL 00IL 101IIL 2102IIIL （4）画出逻辑图：）画出逻辑图：&I01I2I0L1LL200IL 101IIL 2102102IIIIIIL 8.4.1 加法器加法器0 0 0 0 11+10101010不考虑低位不考虑低位来的进位来的进位半加器实现半加器实现全加器实现全加器实现A B S C0 0 0 00 1 1 01 0 1 01 1 0 1BABABAS.ABSCABC 输入输入-1表示低位来的进位表示低位来的进位AiBiCi-1SiCi1iii

35、1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBA0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 1 0 0 01 0 1 0 1 1 0 0 1 1 1 1 11ii1iiiiiCACBBAC1iiiiCBAS&=11CiSi&1BiAiCi-1Si例：例：1 1 1 0 0 1 1 11 0 0 01111用四个全加器组成一个逻辑电路，实现两个四位用四个全加器组成一个逻辑电路，实现两个四位二进制数二进制数A和和B的加法运算。的加法运算。当当A=110

36、1、B=1011时，结果如下：时，结果如下：结果为结果为1000，有进位。，有进位。3集成一位全加器集成一位全加器74LS183是双一位全加器，输入信号为低位进位是双一位全加器，输入信号为低位进位Ci和两个加数和两个加数A、B，输出为全加和，输出为全加和S与本级进位与本级进位CO n 位二进制代码有位二进制代码有 2n 种组合，可以表示种组合，可以表示 2n 个信个信息。息。常用的编码器有普通编码器和优先编码器常用的编码器有普通编码器和优先编码器(Priority Encoder)两类，编码器又可分为二进制编码器和两类，编码器又可分为二进制编码器和二二十进制编码器。十进制编码器。编码器编码器键

37、盘编码电路共有键盘编码电路共有8 8个按键，相当于个按键，相当于8 8个输入信号。有个输入信号。有键按下时，对应的输入信号为低电平。为分辨究竟是键按下时，对应的输入信号为低电平。为分辨究竟是哪个按键被按下，图中的编码器将哪个按键被按下，图中的编码器将8 8个按键分别用三个按键分别用三位输出的不同状态位输出的不同状态000000111111来表示，每一有效输入信来表示，每一有效输入信号即可转化为其对应的编码而得到辨识。这实际上是号即可转化为其对应的编码而得到辨识。这实际上是3 3位二进制普通编码器。位二进制普通编码器。假设在任何时刻有且仅有一个键按下，即任何时假设在任何时刻有且仅有一个键按下，即

38、任何时刻刻8 个输入信号个输入信号I0I7中总有一个且仅有一个输入中总有一个且仅有一个输入为为1，其余输入为，其余输入为0,可得到编码器的编码表可得到编码器的编码表0123567012346701234570123456245670134567012456701234570123456123670234567012456701234670120135YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IYI I I I I I I II I I I I I I II I I I I I I II I I I I I I IYI

39、 I I I I I I II I I I I I I II I I I I I I II I I34567I I I I I753107632176542IIIIYIIIIYIIIIY753107632176542IIIIYIIIIYIIIIYI0I1 Y2I2I3 Y1I4I5I6 Y0I78线线|3线线编编码码器器表示十进制数表示十进制数10个个编码器编码器 00011101000011110001101100000000111GND 1287654YYIIIII091233CC NYIIIIYU16 15 14 13 12 11 10 91 2 3 4 5 6 7 8【例例8.4.1】

40、分析图分析图8.4.8所示电路的逻辑功能。所示电路的逻辑功能。【解解】8421编码器的输出有编码器的输出有D、C、B、A的的“09”十种输入状态十种输入状态来决定，而来决定，而D、C、B、A的状态的状态影响着影响着Y的状态。的状态。ADABCDADABCDYABCDCBADABCDBACDABCD)9 , 7 , 5 , 3 , 1 (m当译码器的输入端当译码器的输入端DCBA为为0001，0011，0101，0111，1001五个五个BCD码时（分别与码时（分别与8421编码器的编码器的1，3，5，7，9五个输入端相对五个输入端相对应），译码器输出高电平，应），译码器输出高电平，Y=1。当。

41、当Y=1时，发光二极管正常导时，发光二极管正常导通发亮。通发亮。一位十进制数的判奇功能一位十进制数的判奇功能 2-4线译码器线译码器 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110139功能表功能表 Y1Y2Y3111011101110111 CT74LS139型型译码器译码器S = 0时译码器工作时译码器工作输出低电平有效输出低电平有效CT74LS139型译码器型译码器(a)逻辑图；逻辑图；(b)外引线排列图外引线排列图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y12Y02A12A02S+UCC1091615141

42、31211CT74LS139(b)1&110Y1Y2Y3YGABA0A10AS2-42-4线译码器线译码器ABCD0Y1Y2Y时时，当当 0 S3Y1AAEBECEDE总线总线时时，当当 0 S00总线总线0AS2-42-4线译码器线译码器ABCDAEBECEDE0Y1Y2Y3Y1A脱离总线脱离总线数据数据74LS138的译码器的译码器输输 入入输输 出出使能端使能端选择选择C BA1111111110111111111000001111111100011011111110010110111111001111101111101001111011110101111110111011011

43、11110110111111111101S2S7Y6Y5Y4Y3Y2Y1Y0Y1S=1、S2=0时该译码器处于工作状态，时该译码器处于工作状态，否则输出被禁止，输出高电平。否则输出被禁止，输出高电平。 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 232SSS二进制译码器的应用很广，典型的应用有以下几种：二进制译码器的应用很广，典型的应用有以下几种： 实现存储系统的地址译码；实现存储系统的地址译码； 实现逻辑函数；实现逻辑函数； 带使能端的译码器可用作数据分配器。带使能端的译码器可用作数据分配器。C B A计算机中存储器单元及输

44、入输出接口的寻址计算机中存储器单元及输入输出接口的寻址0单元单元1单元单元2单元单元3单元单元控制门控制门控制门控制门控制门控制门控制门控制门译码器译码器A1A0Y0Y1Y2Y3或接口单元或接口单元存储器单元存储器单元 计算机计算机 中央控制中央控制 单元单元 (CPU)数据线数据线地址线地址线 单元选择线单元选择线地址线数地址线数n 寻址范围寻址范围( (可选择的单元数可选择的单元数) ) n 2 3 4 16 (单片机单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)1624422823K64216K512220M32226n2用译码器实现逻辑函数用译码

45、器实现逻辑函数写出函数的写出函数的标准与或表达式（最小项之和）标准与或表达式（最小项之和），并变换为并变换为与非与非- -与非形式与非形式 ；画出用二进制译码器和与非门实现这些函数画出用二进制译码器和与非门实现这些函数的接线图。的接线图。 n n线线22n n线译码器有线译码器有2 2n n个代码组合，包含了个代码组合，包含了n n变变量函数的全部最小项。当译码器的量函数的全部最小项。当译码器的使能端有效使能端有效时，时，每个输出每个输出（一般为低电平输出）（一般为低电平输出）对应相应的最小对应相应的最小项项, ,即即 。因此只要将函数的输入变。因此只要将函数的输入变量加至译码器的地址输入端，

46、并在输出端辅以少量加至译码器的地址输入端，并在输出端辅以少量的门电路，便可以实现逻辑函数。量的门电路，便可以实现逻辑函数。 iiiMmY 一般步骤：一般步骤：例：试利用例：试利用3 3线线8 8线译码器线译码器74LS13874LS138设计一个多输出的组设计一个多输出的组合逻辑电路。输出的逻辑函数式为：合逻辑电路。输出的逻辑函数式为： ABCBAZ 1CBACAZ 2BAZ 3解：最小项之和形式解：最小项之和形式7601mmmABCCABCBAZ 4312mmmCBABCACBAZ 54323mmmmCBACBABCACBABABAZ 化为与非与非式化为与非与非式7607601mmmmmmZ

47、 4314312mmmmmmZ 543254323mmmmmmmmZ 画逻辑电路画逻辑电路 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138 A2 A1 A0 S1 S2 S3 C B A 1 & & & Z2 Z3 Z1 C B A二二 十十进进制制代代码码gfedcba ( 由七段发光二极管构成由七段发光二极管构成例：例： 共阴极接法共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低低电电平平时时发发光光高高电电平平时时发发光光共阳极接法共阳极接法abcgdefdgfecbagfedcba共阴极接法共阴极接法a

48、bcdefgQ3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码100101111117个个4位位gfedcbagfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1

49、 1 81 0 0 1 1 1 1 1 0 1 1 974LS48七段译码器的功能表七段译码器的功能表输 入输 出功能或十进制数LT RBIA3 A2 A1 A0RBOBI /a b c d e f gRBOBI / (灭灯)LT (试灯)RBI (动态灭零)0 1 00 0 0 00(输入)100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 001234567891011121314151 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11

50、 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111111111111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 10 0 0 1 1 1 10 0 0 0 0 0 0由真值表可以看出，为了增强器件的功能，在由

51、真值表可以看出，为了增强器件的功能，在74LS4874LS48 中还设置了中还设置了一些控制端。这些控制端的功能如下：一些控制端。这些控制端的功能如下：（1 1）试灯输入端）试灯输入端LTLT：低电平有效。当：低电平有效。当LTLT0 0 时，数码管的七段时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。（2 2）动态灭零输入端）动态灭零输入端RBIRBI：低电平有效。当：低电平有效。当LTLT1 1、RBIRBI0 0、且译码输入全为、且译码输入全为0 0时，该位输出不显示，即时，该位输出不显示，即0 0字

52、被熄灭；当译码输字被熄灭；当译码输入不全为入不全为 0 0 时，该位正常显示。本输入端用于消隐无效的时，该位正常显示。本输入端用于消隐无效的0 0。如数据。如数据0034.500034.50可显示为可显示为 34.534.5 。（3 3）灭灯输入）灭灯输入 / /动态灭零输出端动态灭零输出端RBORBOBIBI/ /：这是一个特殊的端：这是一个特殊的端钮，有时用作输入，有时用作输出。当钮，有时用作输入，有时用作输出。当RBORBOBIBI/ /作为输入使用，且作为输入使用，且RBORBOBIBI/ /0 0时，数码管七段全灭，与译码输入无关。当时，数码管七段全灭，与译码输入无关。当RBORBO

53、BIBI/ /作作为输出使用时，受控于为输出使用时，受控于LTLT和和RBIRBI：当：当LTLT1 1且且RBIRBI0 0时，时，RBORBOBIBI/ /0 0；其它情况下；其它情况下RBORBOBIBI/ /1 1。本端钮主要用于显示多位。本端钮主要用于显示多位数字时，多个译码器之间的连接。数字时，多个译码器之间的连接。74LS48的引脚图的引脚图BCDGND+5VAfgabcde（74LS48）abcdefgLTRBIRBOBIfgabcdeVCCVCCR674LS248和数码管的连接图和数码管的连接图7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag7448RBIRBOag0110IYD0D1D2D3SA1A0A0A1D0D