数电大作业(智能数字钟)

1、智能数字钟设计 一、问题重述     数字电子钟是一种用数字显示秒分时的记时装置，与传统的机械钟相比，他具有走时精确显示直观无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站码头机场等公共场所的大型数显电子钟。 本课程设计要用通过简洁的规律芯片实现数字电子钟。要点在于用555芯片连接输出为一秒的多谐振荡器用于时钟的秒脉冲,用74LS160(10进制计数器)74LS00(与非门芯片)等连接成60和24进制的计数器,再通过七段数码管显示，构成了简洁数字电子钟。 要求： （1）

2、完成设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟； （2）完成对“时”、“分”的自动校时。 二、设计目的 1.了解智能数字钟的工作原理； 2.设计出一个能实现清零、进位、显示时分秒等功能的智能数字钟； 3.正确使用multisim软件对电路进行仿真及观看； 4.通过此次设计试验加深对38译码器、计数器等集成规律芯片的理解和运用。 三、设计要求 1用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）； 2能显示时、分、秒，24小时

3、制； 3设计晶体震荡电路来输入时钟脉冲； 4用同步十进制集成计数器74LS160设计一个分秒钟计数器,即六十进制计数器； 5用同步十进制集成计数器74LS160设计一个24小时计数器； 6译码显示电路显示时间； 7用与非门芯片及一些基本芯片设计一个可以自动校时的电路。 四、设计过程 4.1总体思路4.1.1思路说明 由秒及分的60进制，分别到59时进行对分和时进行进位，而时为24进制，当到达23时，之后进行清零，从而实现数字时钟的相应功能。分秒功能的实现：用两片74LS160组成60秒、分、时分别为60、60和24

4、进制计数器。秒、分均为六十进制，即显示进制递增计数器。时为二十四进制计数器，显示为0023，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。时功能的实现：用两片74LS160组成24进制递增计数器。 4.1.2  结构框图及说明在产生信号时可接受两种方法，方法（1）接受555定时器及分频器，而方法（2）直接利用函数信号发生器。 4.2电路工作原理 4.2.1晶体振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度打算了数字钟计时的精确程度，通常选用石英晶体构成的振荡器电路。一般来说，振荡器

5、的频率越高，计时精度越高。如图5所示调整电阻R2可以转变输出信号频率，用以得到所需的信号频率。利用555定时器进行产生信号，形成晶振电路，如下图二 555定时器4.2.2分频器 用三片74LS160可以构成三级格外频器，将1KHz矩形波分频得到1Hz基准秒计时信号。它的功能是产生标准秒脉冲信号。原理如下图三 分频电路4.2.3校时电路 当数字钟接通电源或计时消灭误差时，需要校正时间，校时是数字钟必备的基本功能。对校时电路的要求是：在小时教正时，不影响分和秒的正常计数；在分矫正时，不影响秒和小时的正常计数。其中S1为校分用的把握开关，S2校时用的把握开关，

6、它们的功能表如表1所示 表1 开关校时功能 S1S2开关闭合11功能校时校分图四中C1、C2可以缓解两个开关的抖动，必要时还可以接受去抖动电路。图四 校时电路4.2.4二十四进制计数器 接受同步时序信号把握，用个位的进位端把握十位的使能端，当个位有进位时，芯片工作，输入十位的脉冲信号有效，当十位为2，个位为3的时候，同时给两个芯片的预置端一个有效信号，使之清零，如下图五 二十四进制电路4.2.5六十进制计数器 接受异步时序电路把握，在十位计数到5时，下一个脉冲一到来就置数。74LS160构成的60进制计数器和24进制计数器如

7、图六和图五所示。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制，如下图六 六十进制电路 4.2.6整体原理图     方法（1）振荡电路产生的1KHZ脉冲信号经三级格外频电路分频后产生的1HZ脉冲信号输入74LS160N连成的60进制秒计数器，再由秒计数器每60秒进位输出给60进制分钟计数器，分钟计数器满60后产生进位信号输入给24进制小时计数器，从而实现24小时制电子钟的功能，如图七图七 555定时器产生信号   &#

8、160;方法（2）直接利用函数信号发生器产生信号振，如图八图八 函数信号发生器产生信号4.3元件参数选择 1、 电阻    20K，5.1K  2、 电容     0.1uF，0.01uF  3、 滑动变阻器     20K，KEY=A，50%  4、与门      74LS00N，74L

9、S05N  5、数码管五、 软件仿真 5.1 仿真电路图     “秒”的电路动态运行状况由以上各波形图可以看出，所设计电路可完成相应功能 5.2 仿真过程    电路的连接与仿真是我们这次课程设计的主要任务之一，也是整个过程的最难的阶段。仿真这部分工作在multisim仿真软件上进行。对于电路的仿真分为几个部分，分别对电路各个部分的功能都进行仿真调试之后，每连接一部分都要调试一次，才能确保最终的成功。 5.3 仿真

10、结果     电路成功实现了24小时制数字电子钟的功能，可精确计时，每60秒进1分并清零秒计数器，每60分进1小时并清零分钟计数器，每24小时清零全部计数器并重新开头计时。 六、遇到的问题 利用555定时器产生信号时结果不大正确，故应认真仿真检验。 （1）在连接晶振的过程中,晶振无法起振.在排解线与芯片的接触不良问题后重新对比电路图,发觉是由于12脚未接地所至。在连接六进制的过程中,发觉电路只能4,5的跳动,后经发觉是由于接到与非门的引脚接错一根所至,经订正后能正常显示。 （2）在连接校正电路的过程中,消

11、灭时和分都能正常校正时,但秒却受到影响,特殊时一较分钟的时候秒乱跳,而不校时的时候,秒从05跳到59,然后又跳回05,分和秒之间无进位,电路在时,分,秒进位过程中能正常显示,故可排解芯片和连线的接触不良的问题.经检查,校正电路的连线没有错误,后用万用表的直流电压档带电检测秒十位的QA,QB,QC和QD脚,发觉QA脚时有电压时而无电压,再检测秒到分和分到时的进位端,发觉是由于秒到分的进位未拔掉所至.  七、总结改进及体会 7.1改进（可增加整点报时功及整点闹时功能） （1）闹时部分     设置闹时时间为7

12、时59分。闹时持续一分钟至八点整。M代表上午的输入信号，设置为高电平，时个位为7，所以当QCQBQA=111时，第一级四输入与非门打开，当分十位为5即QCQA=11，分个位为9即QDQA=11时，其次级四输入与非门打开。通过与非电路和1KHZ的振荡信号，驱动音响电路工作，三极管起放大驱动电压的作用。实现定点闹时功能，原理如图图九 闹钟电路（2）报时部分     设置报时时间为整点报时，当秒计数器计数到51秒时，集成电路驱动音响电路，使之开头工作，每两秒（51、53、55、57、59秒）报时一次，前四声鸣低音，最终一声鸣高音，原理如图图十 整点报时电路 7.2设计体会