SOPC课件 第一章 绪论

1、第第1章章 概述概述1.1 FPGA/CPLD简介简介1.2 IP复用技术与复用技术与SOC1.3 SOPC技术简介技术简介1.4 Nios II 软核处理器软核处理器o随着数字电路应用越来越广泛，传统通用的数字集成芯片已经难以满足系统的功能要求，而且随着系统复杂程度的提高，所需通用集成电路的数量呈爆炸性增值，使得电路的体积膨大，可靠性难以保证。此外，现代产品的生命周期都很短，一个电路可能需要在很短的周期内作改动以满足新的功能需求，对于采用通用的数字集成电路设计的电路系统来说即意味着重新设计和重新布线。因此，系统设计师们希望自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能

2、短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。o 可编程逻辑器件（Programmable Logic Device，LPD）是20世纪70年代发展起来的一种新型器件，它的应用和发展不仅简化了电路设计，降低的开发成本，提高了系统的可靠性，而且给数字系统设计的设计方式带来革命性的变化。从20世纪70年代发展到现在，已经形成了许多类型的产品，其结构、工艺、集成度、速度和性能都在不断改进和提高。o最早的PLD是1970年制成的可编程只读存储器PRO

3、M，PROM它由固定的与阵列和可编程的或阵列组成。采用熔丝工艺编程，只能写一次，不能擦除和重写。 o可编程逻辑阵列PLA于20世纪70年代中期出现，它是由可编程的与阵列和可编程的或阵列组成的，但由于器件的资源利用率低，价格较贵，编程复杂，支持PLA的开发软件有一定难度，因而没有得到广泛应用。o可编程阵列逻辑PAL器件是1977年美国MMI公司（单片存储器公司）率先推出的，它由可编程的与阵列和固定的或阵列组成，采用熔丝编程方式，双极性工艺制造，器件的工作速度很高。由于它的输出结构种类很多，设计很灵活，因而成为第一个得到普遍应用的可编程逻辑器件，如PAL16L8。o通用阵列逻辑（GAL）器件是19

4、85年Lattice公司最先发明的可电擦写、可重复编程、可设置加密位的PLD。GAL在PAL基础上，采用了输出逻辑宏单元形式E2CMOS工 艺 结 构 。 具 有 代 表 性 的 G A L 芯 片 有GAL16V8和GAL20V8， o复杂可编程逻辑器件(CPLD，Complex PLD)是Lattice公司提出的在线可编程(ISP，In System Programmability)技术以后，于20世纪80年代初出现的。CPLD采用E2COMS工艺制作。其典型器件有Altera的MAX7000系列，Xilinx的7000和9500系列、Lattice的PLS/ispLSI系列和AMD的MA

5、CH系列。o现场可编程门阵列(FPGA，Field Programmable Gate Array)器件是Xilinx公司在1985年首家推出的，它是一种新型的高密度PLD，采用CMOS-SRAM工艺制作。FPGA的结构一般分为三部分：可编程逻辑块、可编程I/O模块和可编程内部连线。CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置数据存放在片内的SRAM或熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的E2PROM/FLASH或计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能，即所谓现场可编程。FPGA出现后

6、受到电子设计工程师们的普遍欢迎，发展十分迅速。Xilinx、Altera、Actel等公司都能提供高性能的FPGA芯片。 o20世纪末出现了SOPC(片上可编程系统)器件，它将EDA技术、计算机系统、嵌入式系统、工业自动化控制系统、DSP及无线电等融为一体，涵盖了嵌入式系统设计技术的全部内容。SOPC结合了SOC、和FPGA各自的优点，集成了硬核或软核CPU、DSP、存储器、外围I/O及可编程逻辑，用户可以利用SOPC平台自行设计各种高速高性能的DSP处理器或特定功能的CPU处理器，从而使电子系统设计进入了一个全新的模式。Xilinx公司和Altera公司的新一代FPGA集成了中央处理器(CP

7、U)或数字处理器(DSP)内核，在一片FPGA上进行软硬件协同设计，为实现SOPC提供了强大的硬件支持。熔丝编程的熔丝编程的PROM和和PLA器件器件 AMD公公司推出司推出PAL器件器件 GAL器件器件 FPGA器器件件 EPLD器器件件 CPLD器器件件 内嵌复杂内嵌复杂功能模块功能模块的的SOPC Ross Freeman是Xilinx创始人之一，发明了“现场可编程门阵列”（FPGA）这种新型可编程逻辑。 Bernie Vonderschmitt是Xilinx创始人之一，提出了“无工厂”半导体这一创新理论 o 1984年在硅谷工作的2个工程师和1个营销主管Bernie Vondersch

8、mitt、Ross Freeman和Jim Barnett创立一家不同于一般的公司。 oAltera由Robert Hartmann、Michael Magranet、Paul Newhagen和Jim Sansbury于1983年创立，这些有远见的人们对当时的研究进行投资，认为半导体客户将从用户可编程标准产品中受益，逐步取代逻辑门阵列。为满足这些市场需求，Altera的创始人发明了首款可编程逻辑器件(PLD)EP300，开创了半导体业界全新的市场领域。这一灵活的新解决方案在市场上打败了传统的标准产品，为Altera带来了半导体创新领先企业的盛誉。n1983 : Altera公司成立 n198

9、4:EP300 器件和管芯, 世界上第一款可编程逻辑器件(PLD) 可编程逻辑器件的发展趋势 1. 最先进的生产工艺广泛应用于以FPGA为代表的可编程逻辑器件 40nm系列产品大获成功的基础上，Altera 28nm系列产品实现了很多创新。 Stratix V系列FPGA是Altera推出的首款28nm产品，今后还会推出更多的产品。2.越来越多的高端FPGA产品将包含CPU或DSP等处理器内核3. 传统ASCI和FPGA进一步相互融合 4.低成本的FPGA的密度越来越高，价格越来越合理IP（Intellectual Property）：原来的含义是）：原来的含义是指知识产权、著作权，在指知识产

10、权、著作权，在IC设计领域指实现设计领域指实现某种功能的设计。某种功能的设计。IP核（核（IP模块）：指功能完整，性能指标可模块）：指功能完整，性能指标可靠，已验证的、可重用的电路功能模块。靠，已验证的、可重用的电路功能模块。1.2 IP复用技术与复用技术与SoC软软IP-用用VERILOG、VHDL等硬件描述语言描述等硬件描述语言描述的功能块，但是并不涉及用什么具体电路元件实现的功能块，但是并不涉及用什么具体电路元件实现这些功能。这些功能。 固固IP-完成了综合的功能块。完成了综合的功能块。 硬硬IP-供设计的最终阶段产品：掩膜。供设计的最终阶段产品：掩膜。 SoC: System on a

11、 Chip随着设计与制造技术的发展，集成电路设计从晶体管的集成发展到逻辑门的集成，现在又发展到IP的集成，即SoC(System on a Chip)设计技术。SoC可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。 集成电路设计发展过程器件的物理版图设计集成电路单元库可编程片上系统 SoC是在一个芯片上由于广泛使用预定制模块IP(Intellectual Property)而得以快速开发的集成电路。从设计上来说，SoC就是一个通过设计复用达到高生产率的硬件软件协同设计的过程。从方法学的角度来看，SoC是一套极大规模集成电路的

12、设计方法学，包括IP核可复用设计/测试方法及接口规范、系统芯片总线式集成设计方法学、系统芯片验证和测试方法学。SOC是一种设计理念，就是将各个可以集成在一起的模块集成到一个芯片上，他借鉴了软件的复用概念，也有了继承的概念。也可以说是包含了设计和测试等更多技术的一项新的设计技术。IP复用（复用（IP reuse）SoC的特征：o实现复杂系统功能的VLSI；o采用超深亚微米工艺技术；o使用一个以上嵌入式CPU/数字信号处理器（DSP）；o外部可以对芯片进行编程； SoC技术的优势是它可以降低系统板上因信号在多个芯片之间进出带来的延迟而导致的性能局限，它提高了系统的可靠性和降低了总的系统成本。 CP

13、UWiFi蓝牙GSMI/OI/OPCBCPUWiFi蓝牙GSMI/OI/OPCBSOC举例：手机，SoC常常是唯一的高性价比解决方案。 凭借一系列Snapdragon处理器产品，高通占据了智能手机CPU市场40%以上的份额，成为近半数平板电脑微处理器的供货商，还进入了无线医疗与成像领域。高通正在一块Snapdragon芯片上整合进更多的功能模块，现在高通已在一块Snapdragon芯片中集成了3G网络、Wi-Fi网络、Flash视频播放、蓝牙通讯、近距离感知（NFC）等多个功能模块。在下一代Snapdragon中，高通还将把不久前收购获得的手势感知技术和当下最流行的“增强现实”技术都整合进来。

14、 SOC可采用专用集成电路（ASIC）实现或现场可编程门阵列（FPGA）。 基于ASIC的SOC产业仍然面临着挑战，甚至会因此难以完全发挥潜力，以下列举其面临的一些问题和挑战：o1.系统复杂性不断增加，因此更容易引起设计错误和产品延迟，而重新投片则会导致成本上升。o2.上市时间压力更大。缩短上市时间面临着许多内部及外部压力要求，因为现在的设计方法仍然按照传统ASIC时间进度实施。o3.产品生命周期更短，对生命周期为半年到一年的产品进行设计复用的要求更强了。o4.多种业界标准并存。各种新的业界标准不断产生和更新，因此产品难以与业界标准的变化保持同步。o5.可用于不同产品的设计灵活性较差。o6.可

15、重配置及现场升级性能缺乏。o SOPC是可编程芯片系统(System On a Programmable Chip)的缩写，就是在一个可编程芯片上实现一个电子系统的技术。SOPC是可编程逻辑器件技术和SOC(System On Chip)技术发展与融合的产物。System On Programmable Chip,可编程的片上系统。是Altera公司提出来的一种灵活、高效的SOC解决方案。SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。现今SOPC可以认为是基于FPGA解决方案的SOC与ASIC的SOC解决方案相比，S

16、OPC系统及其开发技术具有更多的特色，构成SOPC的方案也有多种途径。n构成SOPC的三种方案 基于FPGA嵌入IP硬核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3该方案是指在FPGA中预先植入处理器。最常用的是含有ARM32位知识产权处理器核的器件。为了到达通用性，必须为常规的嵌入式处理器集成诸多通用和专用的接口，但增加了成本和功耗。如果将ARM或其它处理器核以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源，按照系统功能需求来添加接口功能模块，既能实现目标系统功能，又能降低系统的成本和功耗。 这样就能使得FPGA灵活的硬件设计与

17、处理器的强大软件功能有机地结合在一起，高效地实现SOPC系统。 n构成SOPC的三种方案 基于FPGA嵌入IP硬核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3IP硬核直接植入FPGA存在以下不足：n IP硬核多来自第三方公司，FPGA厂商无法控制费用，从而导致FPGA器件价格相对偏高。n IP硬核预先植入，使用者无法根据实际需要改变处理器结构。更不能嵌入硬件加速模块(DSP)。n 无法根据实际设计需要在同一FPGA中集成多个处理器。n 无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。n 只能在特定的FPGA中使用硬核嵌入式处理器

18、。n构成SOPC的三种方案 基于FPGA嵌入IP硬核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3IP软核处理器能有效克服上述不足：n 目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。特别是Nios II核，能很好的解决上述五方面的问题。n Altera的Nios II核是用户可随意配置核构建的32位嵌入式处理器IP核，采用Avalon总线结构通信接口；包含由FS2开发的基于JTAG的片内设备内核。n 在费用方面，由于Nios II是由Alter公司直接提供而非第三方厂商产品

19、，故用户通常无需支付知识产权费用，Nios II的使用费用仅仅是其瞻仰的FPGA逻辑资源的费用。n构成SOPC的三种方案 基于FPGA嵌入IP硬核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。n构成SOPC的三种方案 基于FPGA嵌入IP硬

20、核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。用ASIC实现后的系统性能将必原来在HardCopy FPGA上验证的模型提高近50%，而功耗则降低40%。n构成SOPC的三种方案 基于FPGA嵌入IP硬核的SOPC系统1 基于FPGA嵌入IP软核的SOPC系统2 基于HardCopy技术的SOPC系统3HardCopy技术是一种全新的

21、SOC级ASIC设计解决方案，即将专用的硅片设计和FPGA至HardCopy自动迁移过程结合在一起的技术，首先利用Quartus II将系统模型成功实现于HardCopy FPGA上，然后帮助设计者把可编程解决方案无缝地迁移到低成本的ASIC上。这样，HardCopy器件就把大容量FPGA的灵活性和ASIC的市场优势结合起来，实现对于有较大批量要求并对成本敏感的电子产品上，从而避开了直接设计ASIC的困难。三种SOC方案的比较指标基于ASIC的SOC基于FPGA的SOC(SOPC)基于HardCopy的SOC单片成本低较高较低开发周期长(20周)短(10周)较短(20周)开发成本设计工程成本高

22、掩模成本高软件工具成本高设计工程成本低无掩模成本软件工具成本低设计工程成本低掩模成本低软件工具成本低一次投片情况一次投片成功率低，成本高，耗时长可现场配置一次投片成功率近100%，成本低，耗时短集成技术0.25um90nm0.25um90nm0.25um90nm可重构性不可重构可重构不可重构oXilinx公司的软核和硬核处理器的性能。nNios II软核处理器简介NiosAltera公司在2000年开发了第一代可配置嵌入式软核处理器Nios(16位)。继Nios之后，2004年6月Altera公司又推出了性能更好的Nios II (32位)嵌入式软核处理器。Nios II16位软核处理器32位

23、软核处理器nNios II软核处理器简介Nios II 的特点：的特点：最大处理性能提高了最大处理性能提高了3倍倍CPU内核面积最大可缩小内核面积最大可缩小1/232位位RISC嵌入式处理器具有超过嵌入式处理器具有超过200DMIP的性能，的性能，在低成本在低成本FPGA中实现成本只有中实现成本只有35美分。美分。由于由于Nios II是软核形式，其可在多种系统设置组是软核形式，其可在多种系统设置组合中进行选择，满足成本和功能要求。合中进行选择，满足成本和功能要求。可延长产品生命周期，防止出现处理器逐渐过时可延长产品生命周期，防止出现处理器逐渐过时的情况。的情况。Nios II32位软核处理器

24、nNios II软核处理器简介 Nios II 开发包有一套通用外设和接口库。定时器/计数器外部SRAM接口CFI接口FlashSDRAM接口片内RAM/ROM用户逻辑接口CS8900 10M以太网接口并行I/O（GPIO）JTAG UART系统IDEPCS 控制器DMAUARTSPI接口LCD接口外部三态桥LAN91C111 10/100M 以太网接口Avalon转AHB桥AHB转Avalon桥PCIDDR SDRAMCANRNGUSBDDR2 SDRAMDES16550 UARTRSASHA-1I2C10/100/1000M Ethnet MAC浮点单元注：表中橙色底色部分的外设由Mega

25、Core或者Altera Megafunction Partners Program（AMMP）提供，其余的包含在Nios II开发包中。本表并不包含所有可用的IP。nNios II软核处理器简介 基于Nios II处理器的嵌入式系统开发SOPC BuilderNios II IDEQuartus II 8.0使用Altera的Quartus II 软件、SOPC Builder工具以及Nios II IDE，用户可以轻松地完成基于Nios II处理器的嵌入式系统开发。并且利用SOPC Builder软件中的用户逻辑接口向导，用户还可以生成自己的定制外设，并将其集成在Nios II处理器系统中。注：SOPC Builder包含在Quartus II软件中nNios II软核处理器简介 Nios II 处理器系列包括三种内核Nios II32位软核处理器Nios II/f (快速)Nios II/e (经济)Nios II/s (标准)性能最高，但占用的逻辑资源最多。性能最高，但占用的逻辑资源最多。占用的逻辑资源最少，但性能最低。占用的逻辑资源最少，但性能