电气性能报告模板tes10t102测试报告

1、项目名称 DDR DDR SDRAM 测试报告密级：B目录目录21.2.测试汇总表3测试环境和条件32.1 测性质32.22.32.4试样（DUT）3仪器和辅助设备3测试、时间和地点33.4.测试依据和参考标准4测试模型及配置44.1 DUT 配置44.2 实验仪器设备配置4时钟测试55.1 测试结果55.2 测试步骤55.5.3 检测点和判据65.4 测试.66.CPU 端电平测试96.1 测试结果96.2 测试步骤106.36.4检测点和测试判据11. 117.DDR SDRAM 端电平测试197.1 测试结果197.2 测试步骤197.3 检测点和7.4 测试判据20.208.DDR S

2、DRAM 读操作时序测试328.1 测试结果328.2 测试步骤338.3 检测点和8.4 测试判据33.339.DDR SDRAM 写操作时序测试379.1 测试结果379.2 测试步骤379.3 检测点和9.4 测试测试判据38.38. 4910.11.测试发现的问题和分析49第 2 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝项目名称 DDR DDR SDRAM 测试报告密级：B1. 测试汇总表2. 测试环境和条件2.1 测性质如：样机例试、bug回归等2.2试样（DUT）2.3仪器和辅助设备2.4测试、时间和地点第 3 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝测

3、试项执行人开始时间结束时间环境温度环境湿度测试地点时钟测试Cpu 端电平测试DDR SDRAM 端电平测试DDR SDRAM 读时序测试DDR SDRAM 写时序测试设备名称设备型号规格说明数量示波器SDA62001 台探头HFP25003 把万用表FLUKE 15B1 个型号硬件版本软件版本（boot、CTL、Main）测试程序版本生产序列号测试项目结果（Pass/Fail）测试审核时钟测试Cpu 端电平测试DDR SDRAM 端电平测试DDR SDRAM 读时序测试DDR SDRAM 写时序测试项目名称 DDR DDR SDRAM 测试报告密级：B3. 测试依据和参考标准4. 测试模型及配

4、置4.1 DUT 配置硬件配置为：M7606-CM IIIV1.0样机软件配置为：Boot：10.2.45514Ctrl: RGNOS 10.3.00(3),Main：无Hardware_test：31117Release(50932)4.2实验仪器设备配置第 4 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝测试项目示波器测试模板万用表时钟测试CPU 端时钟测试DDR SDRAM 端时钟测试：电阻档-在试样上电之前测试示波器地和试样地之间的电阻值； AC 电压档-在试样上电之后测试示波器地和试样地之间的AC 电压值。Cpu 端电平测试电阻档-在试样上电之前测试示波器地和试样地之间的电

5、阻值； AC 电压档-在试样上电之后测试示波器地和试样地之间的AC 电压值。DDR SDRAM 端电平测试电阻档-在试样上电之前测试示波器地和试样地之间的电阻值； AC 电压档-在试样上电之后测试示波器地和试样地之间的AC 电压值。DDR SDRAM 读时序测试电阻档-在试样上电之前测试示波器地和试样地之间的电阻值； AC 电压档-在试样上电之后测试项目名称 DDR DDR SDRAM 测试报告密级：B5. 时钟测试5.1 测试结果5.2 测试步骤1) 按照测试准备.doc文档进试前的准备：测试准备.doc2）将 HFP2500 探头SDA6000 的第一通道；3） 打开 SDA6000 示波

6、器，并调用测试模板：Cpu_clock_6000.lss；4） 点击示波器的 clear 按钮将示波器清屏；5） 进行 CPU 的输入时钟测试，并保存时钟波形； 6）调用测试模板：ddr_sdram_clock_6000.lss； 7）点击示波器的 clear 按钮将示波器清屏；8）进行 DDR SDRAM 的输入时钟测试，并保存时钟波形；9）拍摄 1 张体现如下信息：(命名为：（被测信号名）.jpg；如 CLKIN.jpg) 时钟信号对应探头的点触位置靠近 CPU 端； 大致体现出示波器上的显示波形; 测试完成！第 5 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝测试项目规格结果P

7、ass / Fail时钟测试外部输入时钟需要满足 CPU_CLKIN 时钟指标要求外部输入时钟需要满足 Sdram 的 clk 时钟指标要求变更说明变更无无结论和说明： 无示波器地和试样地之间的AC 电压值。DDR SDRAM 写时序测试电阻档-在试样上电之前测试示波器地和试样地之间的电阻值； AC 电压档-在试样上电之后测试示波器地和试样地之间的AC 电压值。项目名称 DDR DDR SDRAM 测试报告密级：B5.3 检测点和判据5.4 测试5.4.1 测试指标指标可直接参见测试表ØCK/CK#_信号测试（时钟测试）【以 NBR2500_HY5DU161622 为例】表（8.1.

8、1）Miron_Ddr_Sdram_时钟最大值要求（MT46V16M16）表（8.1.1）hynix_ HY5DU161622_时钟指标要求第 6 页 共 49福建星网锐捷网络本公司同意，严禁以页拷贝-上图说明：时钟的电平最值指标备注：Hynix 的 DDR_Sdram中对时钟的电平最大最小值没有要求，因此参考 MicronDDR_Sdram中的时钟要求。检验点判据是否（Y/N）备注防静电是否已经带上静电环？接地试样地和示波器地是否接触充分？电平测试指标当前被测 CPU，电平指标是否已经更新？项目名称 DDR DDR SDRAM 测试报告密级：B由 表（8.1.1）Miron_Ddr_Sdra

9、m_时钟最大值要求和表（8.1.1）hynix_ddr_sdram_时钟指标要求得出如下时钟指标：表（8.1.1）CK/CK#_时钟指标提取（探头测试）表（8.1.1）测试说明第 7 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝被测信号：CK/CK#时钟交叉点电平(V)电平最大值(V)电平最小值(V)时钟周期（ns）上升时间下降时间测试函数CrossMaxMinPeriodleve lRise#levelfalllevel测试函数设置/设置电平高电平设置为：1.56V 低电平设置为：0.94V注意：测试之前要进行探头校准，并保存探头校准波形。被测信号时钟交叉点电平(V)电平最大值(V

10、)电平最小值(V)时钟周期（ns）上升时间（ns）下降时间（ns）CK/CK#1.05,1.452.8-0.36,12按照上升下降时间用于选择建立保持时间-上图说明：上升下降时间需要测试。-上图说明：时钟周期指标-上图说明：时钟交叉点电平指标项目名称 DDR DDR SDRAM 测试报告密级：BØ8.1.2 CK/CK#_信号测试（差分探头测试）【以 HY5DU161622 为例】表（8.1.2）HY5DU161622 时钟指标由表（8.1.2）HY5DU161622 时钟指标，得到时钟的信号指标如下：表（8.1.2）CK/CK#_时钟指标提取（差分探头测试）表（8.1.2）测试说明

11、5.4.2 测试表格1.CK/CK#_信号测试（时钟测试）第 8 页 共49 页福建星网锐捷网络本公司同意，严禁以拷贝被测信号: CK/CK#时钟交叉点电平(V)电平最大值(V)电平最小值(V)时钟周期（ns）上升时间（ns）下降时间（ns）测试指标1.05,1.452.8-0.36,12按照上升下降时间用于选择建立保持时间CK0/CK0#实测值Pass/fail/CK1/CK1#实测值被测信号： CK/CK#高电间低电间电平最大值电平最小值Jitter测试函数widthlevelwidthlevelMaxMinJitterlevel测试函数设置电平设置为 0V，边沿为 pos电平设置为 0V

12、，边沿为 neg/被测信号： CK/CK#高电间低电间电平最大值电平最小值Jitter测试指标0.45,0.5 5TCK0.45,0.5 5TCK3.1V0.7VDDR_SDRAM 的 jitter 指标在JEDEC 指南和 DDR_SDRAM 颗粒的上没有说明。经过sumsang 的技术工程师确认： jitter 一般需要小于 TCK 的 5%！-上图说明：时钟高低电间-上图说明：差分探头测得时钟的电平最值项目名称 DDR DDR SDRAM 测试报告密级：B2CK/CK#_信号测试（差分探头测试）5.4.3波形6. CPU 端电平测试6.1 测试结果第 9 页 共 49 页福建星网锐捷网络

13、本公司同意，严禁以拷贝测试项目规格结果Pass / FailCPU 端信号电平测试DDR SDRAM 发出信号的 DC 电平需要满足CPU 的输入指标要求备注：每个信号需要保存 1 幅波形波形被测信号：高电间低电间电平最大值电平最小值Jitter测试指标0.45,0.5 5TCK0.45,0.5 5TCK3.1V0.7VDDR_SDRAM 的 jitter 指标在JEDEC 指南和 DDR_SDRAM 颗粒的上没有说明。经过sumsang 的技术工程师确认： jitter 一般需要小于 TCK 的 5%！CK0/CK0#实测值Pass/failCK1/CK1#实测值Pass/failCK2/C

14、K2#实测值Pass/failPass/failCK2/CK2#实测值Pass/fail项目名称 DDR DDR SDRAM 测试报告密级：B6.2 测试步骤1) 按照测试准备.doc文档进试前的准备：测试准备.doc2）将 PP007SDA6050 的通道 1；3） 打开 SDA6050 示波器，并调用测试模板：Cpu_dianping_6050.lss；4） 安装测试程序，并进入测试程序界面；5） 按照预先选择的测试点，进行信号测试；6）在测试程序下，用 ddr_sdram_rd 0x3000000 0x3F00000 0xAAAAAAAA 0x55555555 10000发起对 DDR

15、SDRAM 的读操作，并确认读操作7） 点击示波器的 clear 按钮将示波器清屏；8） DC 电平测试：；由于测试程序发出的 DDR SDRAM 读操作中没有参杂写操作，因此可以用 Top 和Base 函数来统计 DC 电平值；9） 保存 DC 电平测试波形；10） 点击示波器的 clear 按钮将示波器清屏；11） 上冲测试：由于测试程序发出的 DDR sdram 读操作中没有参杂写操作，因此可以用 max函数来统计出上冲的最大值；用数据信号作为触发，得到上冲尽量严重的信号，用游标卡出数据信号在2.625V 处的时间宽度，保存波形；如果过冲没有超过 2.625V，那么将光标放在 2.625

16、V处，保存波形；12） 点击示波器的 clear 按钮将示波器清屏；13） 下冲测试：由于测试程序发出的 DDR SDRAM 读操作中没有参杂写操作，因此可以用 min函数来统计出下冲的最小值；用数据信号作为触发，得到下冲尽量严重的信号，用游标卡出数据信号在-0.3V 处的时间宽度，保存波形；如果下冲没有低于-0.3V，那么将光标放在-0.3V 处，保存波形；14） 按照步骤7）到 13）完成所有信号测试；15）拍摄 1 张体现如下信息：(命名为：（被测信号名）.jpg；如 DQ1.jpg) 数据信号对应探头的点触位置靠近 CPU 端； 大致体现出示波器上的显示波形;第 10 页 共 49 页

17、福建星网锐捷网络本公司同意，严禁以拷贝DDR SDRAM 发出信号的上下冲需要满足CPU 的输入指标要求变更说明变更无无结论和说明： 无项目名称 DDR DDR SDRAM 测试报告密级：B测试完成！6.3 检测点和判据6.4 测试6.4.1 测试指标指标可以直接参见测试表【以 MPC8541（core：300mhz）为例】数据线和 DQS 信号按照 1：1 的比例进Cpu_DC 电平指标试。Ø图（8.2.2）MPC8541_CPU_DC 指标表（8.2.1）MPC8541_CPU_DDR_DC 指标提取ØCpu_上冲/下冲指标图（8.2.2）MPC8541_CPU 上冲和

18、下冲指标第 11 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝参数Symbol指标(V)备注High-level input voltageVih1.43，2.8Low-level input voltageVil-0.3,1.07检验点判据是否（Y/N）备注防静电是否已经带上静电环？接地试样地和示波器地是否接触充分？数据信号测试点测试点是否靠近 CPU 端？抓取的波形抓取的波形是否是对 DDR sdram读操作的波形？信号质量差的信号（过冲大，有台阶）信号质量差的信号是否已经加入到 DDR sdram 读操作的时序测试中？电平测试指标当前被测 CPU，电平指标是否已经更新？项目名称

19、 DDR DDR SDRAM 测试报告密级：B按照图（8.2.2）MPC8541_CPU 上冲和下冲指标进行指标提取，得到：表（8.2.2）MPC8541_CPU 上冲和下冲指标提取表（8.2.2）测试说明6.4.2 测试表格【以 MPC8541（core：300mhz）为例】数据线和 DQS 信号按照 1：1 的比例进试。1CPU_DC 电平测试表（6.4.2.1）DC 测试_表格第 12 页共 49 页福建星网锐捷网络本公司同意，严禁以拷贝数据信号测试点Vih 指标(V)Vil 指标 Vih 测试值Vil 测试值PASS/FAIL测试说明当 CE#信号和 WE#信号为高电平，此时的数据线为

20、 CPU 的输入信号，测试此时的数据线电平。指南要求测试软件能严格区分 Ddr_Sdram 读写操作（即：测试软件发起写操作中不参杂读操作， 测试软件发起读操作中不参杂写操作），此项测试就不需要使用 CE#和 WE#作为参考信号，直接点测数据和 DQS 信号。测试方法用 TOP 和 BASE 统计出信号的 DC 值；用 max 和 min 统计出信号的最大最小值；如果上冲超过 2.625V，则卡出 2.625V 处的电平宽度（或调用 widelevel 函数测量），上冲没 有超过 2.625V，则将光标放在 2.625V 处；如果下冲小于-0.3V，则卡出-0.3V 处的电平宽度（或调用wid

21、elevel 函数测量），如果下冲大于-0.3V，则将光标放在-0.3V 处；参数指标备注CPU 输入信号上冲上冲：-,3VGVdd=2.5VTsys=10ns2.625V 处的上度:-, 1 nsCPU 输入信号下冲下冲:-0.7,-V-0.3V 处的下度: -, 1 ns项目名称 DDR DDR SDRAM 测试报告密级：B第 13 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝(V)(V)(V)（1）DQ01.43，2.8-0.3,1.07DQ1同上同上DQ2同上同上DQ3同上同上DQ4同上同上DQ5同上同上DQ6同上同上DQ7同上同上DQ8同上同上DQ9同上同上DQ10同上同上

22、DQ11同上同上DQ12同上同上DQ13同上同上DQ14同上同上DQ15同上同上DQ16同上同上DQ17同上同上DQ18同上同上DQ19同上同上DQ20同上同上DQ21同上同上DQ22同上同上DQ23同上同上DQ24同上同上DQ25同上同上DQ26同上同上DQ27同上同上DQ28同上同上DQ29同上同上DQ30同上同上DQ31同上同上DQ32同上同上DQ33同上同上DQ34同上同上DQ35同上同上DQ36同上同上DQ37同上同上DQ38同上同上DQ39同上同上DQ40同上同上DQ41同上同上项目名称 DDR DDR SDRAM 测试报告密级：BNote(1):Vih 和 Vil 这两个参数都达

23、标，则填入：PASS；否则填入：FAIL。2CPU_DC 电平过冲/下冲测试表（6.4.2.2）过冲下冲测试_表格第 14 页共 49 页福建星网锐捷网络本公司同意，严禁以拷贝数 据信号测试点上冲指标下冲指标上冲实测值下冲实测值PASS/FAILDQ0上冲：-,3V下冲:-0.7,-V2.625V 处的上度:-, 1 ns-0.3V 处的下度: -, 1 nsDQ42同上同上DQ43同上同上DQ44同上同上DQ45同上同上DQ46同上同上DQ47同上同上DQ48同上同上DQ49同上同上DQ50同上同上DQ51同上同上DQ52同上同上DQ53同上同上DQ54同上同上DQ55同上同上DQ56同上同

24、上DQ57同上同上DQ58同上同上DQ59同上同上DQ60同上同上DQ61同上同上DQ62同上同上DQ63同上同上DQS0同上同上DQS1同上同上DQS2同上同上DQS3同上同上DQS4同上同上DQS5同上同上DQS6同上同上DQS7同上同上项目名称 DDR DDR SDRAM 测试报告密级：B第 15 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝DQ1同上同上同上同上DQ2同上同上同上同上DQ3同上同上同上同上DQ4同上同上同上同上DQ5同上同上同上同上DQ6同上同上同上同上DQ7同上同上同上同上DQ8同上同上同上同上DQ9同上同上同上同上DQ10同上同上同上同上DQ11同上同上同

25、上同上DQ12同上同上同上同上DQ13同上同上同上同上DQ14同上同上同上同上DQ15同上同上同上同上DQ16同上同上同上同上DQ17同上同上同上同上DQ18同上同上同上同上DQ19同上同上同上同上DQ20同上同上同上同上DQ21同上同上项目名称 DDR DDR SDRAM 测试报告密级：B第 16 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝同上同上DQ22同上同上同上同上DQ23同上同上同上同上DQ24同上同上同上同上DQ25同上同上同上同上DQ26同上同上同上同上DQ27同上同上同上同上DQ28同上同上同上同上DQ29同上同上同上同上DQ30同上同上同上同上DQ31同上同上同上

26、同上DQ32同上同上同上同上DQ33同上同上同上同上DQ34同上同上同上同上DQ35同上同上同上同上DQ36同上同上同上同上DQ37同上同上同上同上DQ38同上同上同上同上DQ39同上同上同上同上DQ40同上同上同上同上DQ41同上同上同上同上项目名称 DDR DDR SDRAM 测试报告密级：B第 17 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝DQ42同上同上同上同上DQ43同上同上同上同上DQ44同上同上同上同上DQ45同上同上同上同上DQ46同上同上同上同上DQ47同上同上同上同上DQ48同上同上同上同上DQ49同上同上同上同上DQ50同上同上同上同上DQ51同上同上同上同

27、上DQ52同上同上同上同上DQ53同上同上同上同上DQ54同上同上同上同上DQ55同上同上同上同上DQ56同上同上同上同上DQ57同上同上同上同上DQ58同上同上同上同上DQ59同上同上同上同上DQ60同上同上同上同上DQ61同上同上同上同上项目名称 DDR DDR SDRAM 测试报告密级：B6.4.3波形第 18 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝备注：上下冲测试保存在同一幅波形。波形每个信号可保存 3 幅波形：DC 电平测试波形，上冲测试波形和下冲测试波形；也可将电平测试和DQ62同上同上同上同上DQ63同上同上同上同上DQS0同上同上同上同上DQS1同上同上同上同上

28、DQS2同上同上同上同上DQS3同上同上同上同上DQS4同上同上同上同上DQS5同上同上同上同上DQS6同上同上同上同上DQS7同上同上同上同上DQS0同上同上同上同上项目名称 DDR DDR SDRAM 测试报告密级：B7. DDR SDRAM 端电平测试7.1 测试结果7.2 测试步骤1）按照测试准备.doc文档进试前的准备：测试准备.doc2）将 PP007SDA6050 的通道 1；3） 打开 SDA6050 示波器，并调用测试模板：ddr_sdram_dianping_6050.lss；4） 安装测试程序，并进入测试程序界面；5） 按照预先选择的测试点，进行信号测试；6）在测试程序下

29、，用 ddr_sdram_wr 0x3000000 0x3F00000 0xAAAAAAAA 0x55555555 1000发起对 DDR SDRAM 的写操作,并确认写操作7） 点击示波器的 clear 按钮将示波器清屏；8） DC 电平测试：；由于测试程序发出的 DDR SDRAM 写操作中没有参杂读操作，因此可以用 Top和 Base 函数来统计 DC 电平值；9） 保存 DC 电平测试波形；10） 点击示波器的 clear 按钮将示波器清屏；11） 上冲测试：用光标卡出尽可能大的 2.5V 处的上度，超过 2.5V 的电平值为信号的 max 值减去2.5V，由于示波器没有计算面积的函数

30、，因此采用2.5V 处的上度x超过 2.5V 的电平值/2,得到上度的面积。Ex：2.5V 处的上度=3ns，超过 2.5V 的电平值=1V，那么上冲的面积为 1.5V-ns；12）点击示波器的 clear 按钮将示波器清屏；第 19 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝测试项目规格结果Pass / FailDDR SDRAM 端电平测试CPU 发出信号的DC 电平需要满足 DDR SDRAM 的输入指标要求CPU 发出信号的上下冲需要满足 DDR SDRAM 的输入指标要求变更说明变更无无结论和说明： 无项目名称 DDR DDR SDRAM 测试报告密级：B13）下冲测试：

31、用光标卡出尽可能大的 0V 处的下度，低于 0V 的电平值为信号的 min 值，由于示波器没有计算面积的函数，因此采用0V 处的下度x低于 0V 的电平值/2,得到下度的面积。Ex：0V 处的电平宽度=3ns，低于 0V 的电平值=1V，那么下冲的面积为 1.5V-ns；14）按照步骤7）到 13）完成除 OE#外的所有待测信号测试；15）拍摄 1 张体现如下信息：(命名为：（被测信号名）.jpg；如 DQ1.jpg)需要体现出：被测信号的点触位置靠近 DDRSDRAM 端； 需要大致体现出示波器上的显示波形测试完成！7.3 检测点和判据7.4 测试7.4.1 测试指标指标可以直接参见测试【以

32、 HY5DU161622 为例】数据信号，DQS，地址信号，表信号和命令信号全测。ØDdr_Sdram_DC 电平指标表（8.3.1）HY5DU161622 的 DC 电平指标由表（8.3.1）HY5DU161622 的电平指标得出：表（8.3.1）Ddr_Sdram_DC 电平指标提取ØDdr_Sdram_上冲/下冲指标第 20 页 共49 页福建星网锐捷网络本公司同意，严禁以拷贝参数Symbol指标(V)备注High-level input voltageVih1.4，2.8/Low-level input voltageVil-0.3,1.1/检验点判据是否（Y/N）

33、备注防静电是否已经带上静电环？接地试样地和示波器地是否接触充分？数据信号测试点测试点是否靠近 DDR SDRAM 端？信号质量差的信号（过冲大，有台阶）信号质量差的信号是否已经加入到 DDR SDRAM 读操作的时序测试中？电平测试指标当前被测 DDR SDRAM，电平指标是否已经更新？项目名称 DDR DDR SDRAM 测试报告密级：B表（8.3.2）地址和信号的上下冲表（8.3.2）数据和 DQS 和 DM 信号的上下冲由表（8.3.2）地址和信号的上下冲 和表（8.3.2）数据和 DQS 和 DM 信号的上下冲得出 HY5DU161622 的上下冲指标如下表：表（8.3.2）HY5DU

34、161622 的上下冲指标提取第 21 页 共 49 页福建星网锐捷网络本公司同意，严禁以拷贝信号上下冲指标备注地址和信号上冲最大值4.0V下冲最大值-1.5V上冲超过 2.5V 的信号面积小于 4.5V-ns下冲低于 0V 的信号面积小于 4.5V-ns数据 & DQS & DM 信号上冲最大值3.7V项目名称 DDR DDR SDRAM 测试报告密级：B表（8.3.2）测试说明7.4.2 测试表格【以 HY5DU161622 为例】数据，地址信号和信号全测。1DDR_SDRAM_DC 测试_表格表（7.4.2.1）DC 测试_表格第 22 页 共 49 页福建星网锐捷网络本

35、公司同意，严禁以拷贝数据信号测 试点Vih 指标 (V)Vil 指标 (V)Vih 测试值(V)Vil 测试值(V)PASS/FAIL（1）DQ01.4,2.8-0.3,1.1DQ1同上同上DQ2同上同上DQ3同上同上DQ4同上同上DQ5同上同上DQ6同上同上DQ7同上同上DQ8同上同上DQ9同上同上DQ10同上同上DQ11同上同上DQ12同上同上DQ13同上同上DQ14同上同上DQ15同上同上DQ16同上同上测试说明需要的参考信号为：CE#和 WE#，在 CE#和 WE#信号都为低电平区域，为写操作数据； 在 CE#为低电平区域，为写操作地址， 和命令信号；指南要求测试软件能严格区分 Ddr_Sdram 读写操作（即：测试软件发起写操作中不参杂读操作，测试软件发起读操作中不参杂写操作），此项测试就不需要使用 CE#和 WE#作为参考信号，