从下列关于虚拟存储方式的叙述中选出三条正确的叙述

1、1 从下列关于虚拟存储方式的叙述中选出三条正确的叙述：（1） 对于虚拟存储方式来说，需要有硬件或软件的变换手段，在读出、写入数据时，把程序员意识到的虚拟存储器地址变换成主存储器地址。（2） 在虚拟存储方式下，程序员编制程序时不必考虑主存储器的容量，但是系统的吞吐量在很大程度上依赖于主存储器的容量。（3） 多道程序的道数越多，分配给各程序的主存容量就越少，然而系统的吞吐量并不下降。（4） 在用页面方式实现的虚拟存储系统中，当访问的页不在主存中时，会发生缺页中断。单位时间内发生缺页的次数取决于主存容量，与程序的性质无关。（5） 单位时间内发生缺页的次数越多，系统的吞吐量越大。（6） 在虚拟存储方式

2、下，为了存放各程序中未放入主存的部分，必须有磁盘和磁带等辅助存储器。（7） 虚拟存储方式是在半导体存储元件实用化以后在得以实现的技术。答：（1）、（2）、（6）2 从下列关于存储元件的特征和用途的叙述中选出两条正确的叙述：（1） 作为随机存取存储器(RAM)的代表-半导体RAM由于存取速度快而被用做主存储器。但由于它是破坏性读出，说一必须有重写电路，在读出后对该地址进行重写。（2） 电擦除可编程只读存储器(EEPROM)用在数据或程序固定不变的存储器中，若长期放置不动，信息就会消失，所以必须经常进行重写。（3） 可擦除可编程只读存储器(EPROM)能够由使用者通过编程器写入信息，经避光密封后，

3、可长期保存信息。因此，用在软件固化的场合。（4） 电荷耦合器件(CCD)由于价格较低且能快速存取，作为填补主存储器和外存储器之间的空当的存储元件，受到了人们的注意。但是因为它是挥发性的，所以不能取代磁盘。（5） 磁泡存储器是一种循环存储器，虽然价格较高，且能快速存取，但由于存取过程中伴有机械动作，还有待进一步提高其可靠性。答：（3）、（4）3从供选择的答案中选出适当字句，填入下列关于存储保护叙述中的空格内： 在计算机发展过程中，之所以提出存储保护的要求，是因为在_ A_和多处理机的情况下，在一个内存中有多个程序存在，有必要防止其中某个程序的错误破坏其它程序的存储区域。此外，在_B_中，为了对其

4、他使用者_C_，仅有写保护不够，还必须考虑_D_。存储保护的方法有：把上限和下限地址放入_E_，在访问次范围以外的地址时产生中断的方法；为每个块或页设置_F_，在访问时将它与访问键相比较，不一致时产生中断的方法，等等。采用_F_的方法，容易处理所使用的区域_G_在内存各处的情况，因而为许多计算机所采用。供选择的答案：（1） 联想寄存器 （2）界限存储器 （3）保护键 （4）分时系统TSS（5）多道程序设计 （6）保密 （7）集中 （8）分散 （9）服务（10）读保护答：A(5) B(4) C(6) D(10) E(2) F(3) G(8)4从供选择的答案中选出应该填入下列叙述中空格的正确答案：

5、设有三个处理机A、B、C，他们各有一个高速缓冲存储器Ca、Cb、Cc，并各有一个主存储器Ma、Mb、Mc。其性能如下表所示：假定三个处理机的指令系统相同，它们的指令执行时间与存储器的平均存取周期成正比。如果执行某个程序时，所需指令或数据再高速缓冲存储器中取到的概率是P=0.6，那么这三个处理机按处理速度由快到慢的顺序应当是_a_。当P=0.75时，则其顺序应当是_b_。当P=0.95时，则其顺序应当是_c_。当P=_d_时，处理机A和B的处理速度最接近。当P=_e_时，处理机B和C的处理速度最接近。CaCbCcMaMbMc存储容量8KB8KB8KB2MB2MB2MB存取周期60ns80ns10

6、0ns1us0.9us0.8usa、b、c供选择的答案：（1）A、B、C （2）A、C、B （3）B、A、C （4）B、C、A（5）C、A、B （6）C、B、Ad、e供选择的答案：（1）0.6 （2）0.7 （3）0.8 （4）0.9答：a(6) b(6) c(1) d(3) e(3)5回答应填入下列关于虚拟存储系统的叙述的空格内的正确答案：一个虚拟存储系统由容量Sm1=8MB的主存和容量Sm2=800MB的辅存的两级存储器所构成。主存每位平均代价C1=10个单位成本，辅存每位平均代价C2=1个单位成本，相对CPU而言，从主存读出时间Ta1=500ns，从辅存读出时间Ta2=5ms。为了测定是

7、否达到高的存取速率和低的位成本等，可以统计一组Benchmark程序，获得访问主存次数R1=8*10，访问辅存次数R2=8*10。那么，本虚拟存储系统的两级存储器的读出时间比r=_，每位平均代价C=_单位成本，命中率H=_，平均读出时间Ta=_us,虚存读出效率e=_。答： r = Ta2/Ta1 = 10；C = (C1*Sm1+C2*Sm2) / (Sm1+Sm2) = 1.089单位成本H = R1 / (R1+R2) = 0.998Ta = H*Ta1+(1-H)*Ta2 = 10.5use = 1 / (r+(1-r)*H) = 0.056从供选择的答案中选出应填入下列叙述中空格的正

8、确答案： 某虚拟存储器的用户编程空间共32个页面，每页1KB，主存为16KB。假定某时刻该用户页表中已调入主存的页面的虚页号和物理页号对照表为则下表中与虚地址相对应的物理地址为（如果主存中找不到，即为页失效）：虚页号物理页号051102487 虚地址物理地址0A5CHA1A5CHB虚拟存储器的功能由_C_完成的。在虚拟存储系统中，采用_D_提高_E_的速度。供选择的答案：A、B：（1）页失效 （2）1E5CH (3)2A5CH (4)165CH(5) 125CH (6)1A5CHC：（1）硬件 （2）软件 （3）软、硬件结合D：（1）高速辅助存储器 （2）高速光盘存储器 （3）快速通道 （4）

9、高速缓冲存储器E：（1）连接编辑 （2）虚空间分配 （3）动态地址翻译 （4）动态连接答：A(5) B(1) C(3) D(3) E(3)7有关存储器的选择题，从供选择的答案中选出应填入空格的正确答案：（1） 在具有1MB的存储器中，若按字节编址，为了存取该存储器的各单元，其地址至少需要_A_位。（2） 假如程序员可用存储空间为4MB，而实际存储器容量为2MB，则程序员所用地址称为_B_，而真正访问存储器的地址为_C_。（3） 如果半导体存储器的容量为2MB，而访问存储器的地址仅16位，而且已无法扩充地址位，此时实际能作为主存使用的存储器容量仅为_D_KB，超过此容量的存储器就能当作_E_使用

10、，但其速度可比磁盘_F_。（4） 磁盘各磁道的长度不一样，所以各磁道间的存储密度_G_，靠近旋转中心的磁道存储密度_H_。供选择的答案：A、D：（1）16 （2）20 （3）32 （4）64B、C、E：（1）逻辑地址 （2）物理地址 （3）有效地址 （4）高速缓冲存储器 （5）主存储器 （6）外存储器F、G、H：（1）相同 （2）不相同 （3）快（4）慢（5）高（6）低答： A(2) B(1) C(2) D(4) E(6) F(3) G(2) H(5)8从下面有关存储器的叙述中，选择4个正确的叙述：（1） 四体交叉存储器经常按地址的最高两位作为区分存储体的标志。（2） 四体交叉存储器的存取速度

11、在任何情况下都是一般存储器的四倍。（3） 高速缓冲存储器(cache)的作用是扩大存储容量。一般把地址小的存储空间作为cache的空间，其余的才是主存储器空间。为提高计算机解题速度，程序员编程时应尽量用地址小的cache空间。（4） 在采用页方式的虚拟存储器中，每次访问存储器都要将逻辑地址转换为物理地址。为提高转换的速度，可使用“快表”的方法。（5） 虚拟存储器能使用户按比主存空间大得多的虚存空间编程，给用户带来方便。但主存储器的容量仍对系统性能有很大影响。（6） LRU替换算法在cache和虚拟存储器中经常使用。（7） 在采用页方式的虚拟存储器中，当该页不在主存中时，发生页面失效中断。页面失

12、效中断发生的频率取决于主存容量，而与程序性质无关，是固定的。（8） 在虚拟存储系统中，一定要有辅助存储器（或称为外存储器）。答：（4）（5）（6）（8）9从下列有关cache的描述中，选出应填入空格中的正确答案：（1） 今有甲、乙两台计算机，甲计算机的cache存取时间为50ns，主存储器为2us；乙计算机的cache存储时间为100ns，主存储器为1.2us。设cache的命中率均为95%，则甲计算机的平均存取时间为_A_ns；乙计算机的平均存取时间为_B_ns。（2） 在cache中，经常采用直接映象或组相联映象两种方式，在cache容量相等的情况下，前者比后者的命中率_C_。供选择的答案

13、：A、 B：（1）147.5 （2）153.5 (3) 155 (4) 180C： （1）高 （2）低 （3）相等答：A(1) B(3) C(2)10在下列有关存储保护的描述中，将正确答案填入空格中：为了保护系统软件不被破坏以及在多道程序环境下，防止一个用户破坏另一个用户的程序而采取下列措施：（1） “设置系统状态”等指令不准在用户程序中使用，这些指令叫做 特权指令。（2） 段式管理的存储器中设置 上、下界 存储器，防止用户访问不是分配给他的存储区域。（3） 在环保护的主存中，把系统程序和用户程序按其允许访问存储区的范围进行分层，如规定内层级别高，那么系统程序应在 内层 ；用户程序则在 外层

14、。允许 内层访问外层的存储区。（4） 为了保护数据及程序不受破坏，在页式管理存储器中，可在页表中设置读、写及 执行 位。如读、写位均为“0”，而 执行 位为“1”，表示该页内存放的是程序代码。11从下面有关存储器的叙述中，选择正确的叙述。（1） 计算机必须具有cache、主存和外存。（2） 在编制程序时，要考虑将经常用到的数据或程序首先从主存上调到cache，以提高速度。（3） 在计算机中，cache与主存（只读存储器、随机存储器）一般是统一编址的，占有不同的地址空间（即主存空间的某一部分属于cache）。（4） cache的全部功能全由硬件实现。（5） 多体交叉存储主要解决扩充容（6） 机器

15、刚上电时，cache无内容，在程序运行过程中，初次访问主存某单元时，在主存向CPU传送信息的同时也传送到cache（即写入）。当再次访问该存储单元时即可以从cache取得信息（假如没有被替换）。（7） 在虚拟存储系统中，辅存储器与主存储器以相同的方式工作，因此允许程序员用比主存空间大得多的辅存空间编程。（8） 在虚拟存储系统中，逻辑地址转换成物理地址是由硬件实现的，仅在页面失效时才由操作系统将被访问的页面由辅存调至主存，必要时还要把被替换的页面写回辅存。答： （4） （6） （8）12在下列关于存储器的叙述中，将正确的答案填入空格：（1） cache的内容应与主存相对应的单元的内容保持一致。（

16、2） cache的速度应比从主存取信息的速度快。（3） cache的内容是由执行程序时逐步调入的。（4） 虚拟存储器的逻辑地址位数比物理地址 多。（5） 虚拟存储器在被访问的存储单元所在页面不在主存时情况下，需要操作系统配合工作。13某计算机的cache主存层次采用组相联映象方式，页面大小为128字节。Cache容量为64页，按4页分组。主存容量为4096页。问：（1） 主存地址共需多少位？（2） 主存地址字段如何划分，各需多少位？（3） 设cache起始时为空，CPU从主存单元0、1、2、.、8703依次读出8704个字节，并重复此一读数序列共10次。若cache速度10倍于主存，且采用LR

17、U替换算法，问利用cache后获得的加速比是多少？答：（1） 主存地址共需19位（A18A0）（2） 存地址字段划分如下（从高到低）：块号6位（A18A13），组号4位（A12A9），组内页号2位（A8A7），页内地址7位（A6A0）。（3） 共读入8704B=68页*128B=17组*4页*128B，1组=4页*128B=512B。设主存读一个单元所需1个时间单元，则cache为0.1个时间单元。故加速比为：1*8704*10/（1+0.1*511）*17*10）= 9.814某程序对页面要求的序列为：3、4、2、8、4、7、1、4、2、6、3、6、1、4、3。设主存容量为4个页面，求用FI

18、FO和LRU替换算法时各自的命中率（假设开始时主存为空）：答：FIFO算法命中率为3/15，LRU替换算法命中率为4/15。15设主存和辅存的平均访问时间分别为10-6秒和10-3秒。若要使虚拟存储器的主存辅存层次平均访问时间达到10-4秒或10-5秒，问至少应保证主存访问失效率各是多少？答：主存访问失效率为1-H。访问平均时间Ta=Ta1+(1-H)Tb=Ta1+(1-H)Ta2所以，Ta=10-4秒时，1 - H = 0.099 Ta=10-5秒时，1 - H = 0.00916设页面大小仅仅是平均字节段大小的函数，试求当平均字节段大小为1100字节时能使存储空间利用率达到最大值的页面大小

19、2K字节，此处K为正整数。答：平均字节段即指程序平均长度Ss。最佳页面大小Spopt = 。在最佳页面大小时主存空间利用率最大。所以，K=5或K=6。17设二级虚拟存储器的Ta1=10-7s、Ta2=10-2s，为使存储层次的访问效率e达到最大值的80%以上，命中率H至少达到多少？实际上这样高的命中率使很难达到的，那么从存储层次上如何改进？答：H99.9%。改进的方法是在存储层次上增加cache。18设某程序包含5个虚页，其页地址流如下：4、5、3、2、5、1、3、2、2、5、1、3 当使用LRU算法替换时，为获得最高命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？答：至少应分配

20、给该程序4个实页，其可能的最高命中率为7/12。实页号装入位311120302110010019某虚拟存储器共8个页面，每页为1024个字节，实际主存为4096个字节，采用页表法进行地址映象。映象表内容如图所示：（见下页）（1） 列出会发生页面失效的全部虚页号。（2） 按以下虚地址计算主存实地址：0、3728、1023、1024、2055、7800、4096、6800。答： （1）发生页面失效的虚页号为2、3、5、7。虚地址实地址030723728页失效10234095102410242055页失效7800页失效4096204868000656 （2）20设某计算机主存容量为64KB，周期时间

21、10t；cache的容量为512B，周期时间1t，cache块长128B，采用直接映象方式和LRU替换算法。设cache起始为空，求出运行下列程序段（地址用十进制表示）时的命中率（不考虑操作数进入cache的情况）：（程序段如下页所示）： 开始 0017 0023 0165 内循环重复20次 0239 外循环重复10次 1200结束 1500答： H=0.99521一个“cache主存辅存”三级存储层次，设cache的周期为Ans，若某次访cache不命中，就用Bns时间调块，而若访主存不命中时，就必须进行一次磁盘传送。为了管理（包括对cache加载），CPU要花去Cns时间（磁盘等待时间不计

22、在内，因为此时CPU可作其他工作）。如每M条指令中，就有一天要求从主存调块进cache，每N条指令中就有一条要求访问一次磁盘。请列出表示该即等效指令时间的公式：答案：T = ( (N / M - 1)*(M - 1)*A + B) + (M - 1)*A + C) / N =(M-1)*A/M + B/M B/N + C/N =A + (B-A) / M + (C B) / N22什么是地址映象和地址变换？主要的地址映象方式有哪几种？答：地址映象是指每个虚页按什么规则（算法）装入（定位于）实存；地址变换是指程序按照映象关系装入实存后，在程序运行时，虚地址如何变换成对应的实地址。主要的地址映象方

23、式有：全相联映象、直接映象、组相联映象、段相联映象。23请回答全相联映象方法的定义和特点，它的主要地址变换方法是什么？答：全相联映象定义是任何虚页能映象到实存任何页面位置，它的突出优点就是实页冲突概率最小。它的地址变换方法有两种：页表法、目录表法。24什么是虚拟存储器？它的主要指标是什么？答：虚拟存储器是指“主存辅存”层次，它能使该层次具有辅存容量、接近主存的等效速度和辅存的每位成本。虚拟存储器的指标主要有主存空间利用率和主存命中率。25请回答替换算法的主要种类以及其主要特点：答：替换算法主要有随机算法（RAND），先进先出（FIFO），近期最少使用算法（LRU），优化替换算法（OPT）。FI

24、FO：每次替换以先进入者为对象，非堆栈型算法，实页数增加有时命中率反而降低，整体分析命中率较低。LRU：每次替换以以前未命中最多者为对象，属堆栈型算法，实页数增加命中率上升，整体分析命中率较高，实用性强。OPT：每次替换以以后最少使用者为对象，属堆栈型算法，实页数增加命中率上升，整体分析命中率最高，但实用困难，用于理论分析。26试解释以下与高速缓存结构有关的术语：(a) 原子与非原子存储器的比较(b) 存储器带宽与容错(c) 写直达与写回高速缓存的比较(d) 私用高速缓存与共享高速缓存的比较答：（a）原子与非原子存储器的比较：原子存储器存取模型比较简单，但可能使存储器性能相当差。它的顺序一致性

25、降低了多处理机系统的可扩展性。非原子存储存取利用了更复杂的硬件/软件。它具有克服原子存储器存取的缺点的潜力。 （b）存储器带宽与容错：存储器带宽是单位时间能存取的存储器字，容错是将m个存储器模块的存储体中发生故障的存储器模块隔离开的能力。 (c) 写直达与写回高速缓存的比较：WT需要更多的总线或网络周期去访问主存储器，WB允许CPU继续工作，无需等待存储器访问。 （d）私用高速缓存与共享高速缓存的比较：大多数多处理机都采用私用高速缓存。共享高速缓存在使用虚拟地址时必须在固定大小范围内被共享。其他部分存储器课共享但无高速缓冲能力。27设有一个主存储器，它包含4个存储器模块，每个模块有256个字。

26、再假定每个高速缓存块中有16个字，高速缓存的总容量是256个字。使用组联想映射将高速缓存块定位到块框中。高速缓存被分成4组。（a） 说明在主存储器的4路低位交叉存取结构中全部1024个字的地址分配。（b） 主存储器有多少块？高速缓存有多少块框？（c） 说明在两层存储器系统中对每个字进行寻址所需的位字段。（d） 表示出从主存储器的块到高速缓存的组的映射关系，并解释如何利用标记字段在每组范围内定位一个块框。答：（a）m=pow（2，a）=4，w=pow（2，b）=256 a=2，b=8 存储器地址的低2位用来指明存储器模块，高8位是每个模块内的字地址。 （b）主存储器块数=4*256/16=64，

27、块框数=256/16=16 （c）存储器地址分成三个字段：较低的0-3位是每个块的字偏移量，4-5位是组号，6-9位是高速缓存的块标记。 （d）v=4 BjBfSi，if j（mod 4）=i 标记与标别组的4个标记进行比较，当匹配时，高速缓存产生命中。28假定一个由16个存储器模块构成的主存储器系统有下列三种交叉存储器设计方案。每个模块的容量为1M字节，机器按字节寻址。设计1：用1个存储体16路交叉。设计2：用2个存储体8路交叉。设计3：用4个存储体4路交叉。（a） 确定上述每种存储器组织的地址格式。（b） 在上述每种存储器组织中，假定只有一个存储器模块失效，确定能获得的最大存储器带宽。（c

28、） 比较说明三种交叉存储器组织的优缺点。答：（a）1：存储器地址的低4位指明模块，高20位是每个模块内的字节地址。 2：存储器地址的低3位指明模块，第4-23位是模块内字节地址，第24位是体地址 3：存储器地址的第2位指明模块，第3-22位是模块内字节地址，第23-24位是体地址 （b）1：整个存储替在一个模块发生故障的情况下必须废弃掉 最大存储器带宽 = 0 2：有一个存储体在工作 最大存储器带宽 = 4个字 3：有3个存储体在工作 最大存储器带宽 = 6个字（d） 方式1支持成块存取，但不能容错。方式2和3不支持成块存取，但可容错。方式3比方式2的容错性能更好。29试解释下列有关存储器层次

29、结构设计的基本术语（a） 命中率（b） 缺页（c） 散列函数（d） 倒置页表（e） 存储器替换策略答：（a）命中率：在Mi层的命中率hi是信息项可以在Mi中找到的概率 （b）缺页：在主存储器中发生缺失 （c）散列函数：可以用较少位数把长页号转换成短页号的一种函数 （d）倒置页表：地址转换映象为倒置映象的页表（e）存储器替换策略：包括为活动进程分配与再分配存储器页面以及存储器页面的替换30一个两层存储系统有8个磁盘上的虚拟页面已被映射到主存储器的4个页面框架（PF）中。某程序产生以下的页面踪迹：1，0，2，2，1，7，6，7，0，1，2，0，3，0，3，0，4，5，1，5，2，4，5，6，7，6

30、，7，2，4，2，7，3，3，2，3（a） 根据上述页面踪迹采用LRU替换策略指出驻留在4K页面框架中的相继虚拟页面。计算在主存储器中的命中率。假定PF最初是空的。（b）采用环形FIFO页面替换策略，重复（a）。计算在主存储器中的命中率。(c) 比较（a）和（b）中的命中率并根据这一特定的页面踪迹对环形FIFO策略的效果比较接近LRU策略作一评论。解：（a）h=16/33 （b）h=16/33 （c）这两种策略对这种特定页面踪迹是等效的。31设有一个两层存储器层次结构M1和M2，存取时间、每个字成本和容量分别是t1和t2、c1和c2以及s1和s2。在第一层，高速缓存的命中率h1 = 0.95。

31、（a）推导表示该存储器有效存取时间teff的公式。(b) 推导表示该存储器总成本的公式。(c) 假设t1=20ns，t2是未知数，s1 = 512字节，s2是未知数，c1 = 0.01美元/字节，c2=0.0005美元/字节。高速缓存和主存储器总成本的上限是15000美元。(i) 在不超过预算的限制范围内，可能得到的M2的容量有多大（s2 = ？）？(ii) 在上述命中率架设的条件下，为使整个存储器系统的有效存取时间teff = 40ns，主存储器应该有多快（t2 = ？）？ 答：（a）teff = h1 * t1 +（1 - h1）* t2 = 0.95*t1 + 0.05*t2 （b）总价

32、格 = c1*s1+c2*s2 （c）（i）由（b）可得s2 = 18.6Mbyte （ii）由（a）可得t2 = 420ns。32（a）试说明在存储器层次结构中与程序/数据存取有关的时间局部性、空间局部性和顺序局部性。 （b）什么是工作集？试评述观察窗口大小对工作集大小的灵敏度。这对主存储器命中率有什么影响？ 答：（a）时间局部性：最近的访问项（指令/数据）很可能在不久的将来再次被访问。空间局部性：表示一种趋势，指的是一个进程访问的各项其地址彼此很近。顺序局部性：在典型程序中，除非转移指令产生不按次序的转移外，指令都是顺序（或程序顺序）执行的。 （b）工作集：给定时间窗口范围内被访问地址（或

33、页面）子集。窗口大小是关键参数，影响工作集的大小以及所需高速缓存的容量。驻留页面越多，命中率越高。33设有一个两层的存储器层次结构：M1和M2。M1的命中率用h表示，并分别令c1和c2是每千字节的成本，s1和s2为存储器容量，t1和t2为存取时间。（a） 在什么条件下，整个存储器系统的平均成本会接近于c2？（b） 该层次结构的存储器有效存取时间ta是多少？（c） 令两层存储器的速度比r = t2/t1，并令E=t1/ta为存储系统的存取效率。试 以速度比r和命中率h来表示E。（d） 如果r=100，为使E>0.95，要求的命中率h是多少？答： （a）平均价格c=（c1*s1+c2*s2）

34、/（s1+s2） 当s2s1，c2*s2c1*s1时， cc2 （b）ta=h*t1+（1-h）*t2 （c）E=1/h+（1-h）*r （d）由（c）可得：h=0.9934P1：d：C=1e：D=1fPrint B，CP0：a A=1b B=1c Print A，D假设有下列两个程序有带共享存储器的两台处理机并发执行，A、B、C、D初始化为0，并且在同一个周期内用Print语句不可分割的打印出二个变元。输出形成一个四元组为ADBC或BCAD。（a） 列出六条语句所有的执行交叉次序，但各语句应保持各自的程序次序。（b） 假设保持了程序次序，而且所有的存储访问都是原子访问；即由一台处理机发出的存

35、操作立即能被其余所有处理机看到。试列出所有可能的四元输出组合。（c） 假设保持了程序次序，但存储器访问是非原子访问；即由一台处理机的存操作可能进入了缓冲器，这样其他一些处理机也许不能立即看到这种更新。试列出所有可能的四元输出组合。答：（a）有20种： abcdef，abdcef，abdecf，abdefc，adbcef，adbecf，adbefc，adebcf，adebfc，adefbc，dabcef，dabecf，dabefc，daebcf，daebfc，daefbc，deabcf，deabfc，deafbc，defabc （b）四元输出组合：0111，1111，1011 （c）四元输出组合

36、：1001，1011，1101，0110，0111，1110，111135 假定Cray-1计算机有一个存储器系统：交叉模块数为m=16，模块存取时间为td=50ns，存储器的周期时间为tc=12.5ns。对这个存储系统来说，除了当跨距是16的倍数（带宽：每秒20M字）或是8的倍数（而不是16）（带宽：每秒40M字）以外，其向量取/存可达到的最大存储器带宽是每秒80M字。（a） 试求参数为：tc=12.5ns，ta=50ns，m=17的类似系统在各种跨距时的带宽。（b） 对参数为：tc=12.5ns，ta=50ns，m=8的系统，重复（a）的工作。答：（a）tc=12.5ns，ta=50ns，

37、m=17 除了当跨距是17的倍数（带宽：每秒20M字）以外，其向量取/存可达到的最大存储器带宽是每秒80M字 （b）tc=12.5秒，ta=50ns，m=8 除了当跨距是8的倍数（带宽：每秒20M字）或是4的倍数（而不是8）（带宽：每秒40M字）以外，其向量取/存可达到的最大存储器带宽是每秒80M字。 36设有一台共享存储型多处理机由p台RISC处理机组成。每台处理机有一个片外指令高速缓存和数据高速缓存。每台处理机的峰值性能速率（假设两个高速缓存均有100%的命中率）为xMIPS。要求你推导出一个性能公式，应该考虑高速缓存缺失、共享存储器存取以及同步造成的开销。假设用于同步目的而执行指令的平均

38、百分比是，并且进行每个同步操作付出的代价多用了ts us。每条指令访存次数是m。所有存储器之间的访问由CPU完成，访问指令的百分比是fi。再假设在机器上经长时间的程序跟踪之后，指令高速缓存和数据高速缓存的命中率分别是hi和hd。在高速缓存缺失情况下，以共享存储器存取指令和数据的平均存取时间为tm us。（a） 根据给定的p，x，m，fi，fd，tm，和ts，推导出这台处理机的一个有效MIPS速率的近似表达式。（b） 假设m=0.4，fi=0.95，hd=0.7，=0.05，x=5，tm=0.5 us，ts=5 us。试确定当上述多处理机系统的有效MIPS速率达到25时，它最少需要多少台处理机？

39、（c） 假设所有高速缓存和共享存储器的总成本的上限是25000美元，高速缓存的成本是4.70美元/K字节，共享存储器的成本是0.4美元/K字节。用p=16台处理机，每台都有一个容量为Si=32K字节的指令高速缓存和一个容量为Sd=64K字节的数据高速缓存，试问在预算的限额之内，能得到的共享存储器最大容量Cm是多少（以M字节表示）？答： （a）经长时间程序跟踪后 每台处理机速率=fi*hi+（1-fi）*hd*x 有效MIPS速率=p*fi*hi+（1-fi）*hd*x/1+（m*tm+*ts）fi*hi+（1-fi） *fd*x p=17.3 最少需要18台处理机 （c）Cm=25000-p（

40、Si+Sd）*4.7/0.4=44452k字节=44.5M字节37（a）一个单处理机系统使用份块的指令高速缓存和数据高速缓存，它们的命中率分别是hi与hd。从处理机到每个高速缓存的存取时间是c个时钟周期，高速缓存与主存储器之间块的传送时间是b个时钟周期。 在CPU进行的所有访存操作中，fi是访问指令的百分比，在数据高速缓存内所有的替换块中，fdir是页面重写块的百分比（页面重写是指高速缓存副本与存储器的副本不同）。 假设用写回策略，试根据本存储器系统的hi，hd，c，b，fi及fdir确定有效存储器存取时间。 （b）利用（a）所讨论的处理机存储器系统，构造一个基于总线的共享存储器多处理机。假定

41、命中率与存取时间仍保持与（a）相同。但是，由于每个处理机现在必须处理除读与写之外的高速缓存无效问题，因此有效存储器存取时间将是不一样的。 设finv是造成无效信号向其他高速缓存发送的数据访问的百分率。处理机发送无效信号并需要i个时间周期去完成无效操作。其他处理机则与无效过程无关。假定仍然使用写回策略，试确定该多出奇迹的有效存储器存取时间。答：（a）有效存储器存取时间t1 t1=fi*c+（1-hi）*b+（1-hi）*fdir*b+fd*c+（1-hd）b+（1-hd）*fdir*b （b）有效存储器存取时间t2 t2=t1+finv*i*（1-fi）38假定一个高速缓存（M1）和存储器（M2

42、）的层次结构有以下性能： M1：16K字节，存取时间为50ns。 M2：1M字节，存取时间为400ns。高速缓存块位8个字，组大小位256个字，采用组联想映射/（a） 表示出M2与M1之间的映射关系；（b） 计算高速缓存命中率h=0.95时的有效存储器存取时间。答： （a）k=256/8=32，m=16*1024/8=2048块，v=m/k=pow（2，6） 将M1的2048个块框分成pow（2，6）组， BjBfSi，if j（mod pow（2，6）=i（b）t=50+（1-0.95）*400=70ms39试用推理或计算机模拟结果回答以下问题：(a) 在保持六条指令a，b，c，d，e，f各

43、自的程序次序情况下，列出它们的90个执行交叉存取次序，并对应的列出相应的输出模式（6元组）。(b) 全部6元组的组合能从720个非程序次序交叉存取产生吗？用推理或举例来证实回答。(c) 假定在本例中用的是原子存储器存取。试解释：如果保持各自程序次序，为什么在院子存储器多处理机系统中不能输出011001？(d) 假设在上述多处理机系统中采用非原子存储器存取。例如，无效信号不能同时到达所有的私用高速缓存。试证明：即使所有的指令按程序次序执行，而各处理机并不能按程序次序看到，输出011001也还是有可能的。aA ：=1bPrint B，CcB：=1dPrint A，CeC：=1fPrint A，BA

44、，B，C是存储器中共享可写变量（初始时，A=B=C=0）共享存储器处理机1、2、3答：（a）（表见下页） (b) 证明：可非程序次序交叉存取 A、B、C可随意取1或0，在输出操作时。 虽然输出只可能是BCACAB/BCABAC/ACBCAB/ACABBC/ABBCAC/ABACBC 但可在输出前后改变变量的值，使得任何一位可任意取1 或0 全部6元组的组合能从720个非程序次序交叉存取产生。 （c）如果保持各自的程序次序，且用原子存储器，最后一条指令一定是Print *，* 而此时A=B=1，输出11。不能输出11001*定是 序，嘘，使得任何一位可任意去。 （d）证明：系统采用非原子存储器存

45、取， 可以假设一下情况：程序次序为ecdafb，当进行c操作时存储器更新不为 所有处理机所知道，则输出为011001。39假定有一个处理机台数为p的共享存储器多处理机系统。设m为典型处理机每条指令执行时对全局存储器进行访问的平均次数。设t为共享存储器的平均存取时间，x为使用本地存储器的单处理机MIPS速率。再假定再多处理机的每台处理机上执行n条指令。（a） 根据参数m，t，x，n和p，确定多处理机的有效MIPS速率。（b） 假设一台多处理机有p=32台RISC处理机，m=0.4，t=1us，要使多处理机有效性能达到56MIPS，需要每台处理机的MIPS速率是多少（即x=？）？（c） 假设有p=32台CISC处理机用在上述多处理机系统中，每台处理机的x=2MIPS、m=1.6、t=1us，试问多处理机的有效MIPS速率是多少？答：（a）MIPS=p*x/(1+m*t*x) (b)56=32*x/（1+0.4x）x=5.83MIPS （c）有效MIPS速率=32*2/（1+1.6*2）=15.24MIPS执行交叉存取次序输出模式执行交叉存取次序输出模式执行交叉存取次序