第五章时序逻辑电路

1、第五章时序逻辑电路（Sequential Logic Circuit）第五版259页第六章UniversityofScienceandTechnologyofChina1内容提要：1. 时序电路在逻辑功能和电路结构上的特点。2. 时序电路的分析方法及寄存器、计数器等常用时序电路的工作原理和使用方法。3. 时序电路的设计方法及时序电路中的竞争现象。UniversityofScienceandTechnologyofChina5.1概述1时序逻辑电路及其功能特点任意时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态。具备这种逻辑功能特点的电路叫做时序逻辑电路，简称时序电路。时序电路

2、的功能特点：电路在任意时刻的输出取决于该时刻的输入和电路的历史状态。UniversityofScienceandTechnologyofChina5.1概述2时序电路在电路结构上的特点由图6.1.1所示串行加法器电路可知：（1）通常包含组合电路和电路两部分，且（2）电路是必不可少的。电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出。UniversityofScienceandTechnologyofChina5.1概述图6.1.1串行加法器电路5.1概述3时序电路的普遍形式（如图6.1.2所示）1,图中：输入信号：输出信号：（i）Y（y1,yj）电路输入：Z（z

3、1,zk）电路输出：1,L）上述四种信号之间的逻辑关系可以用三个方程组来描述， 如 P260 的式（ 6.1.1 ） 、（6.1.2）和（6.1.3）所示。UniversityScienceandTechnologyofChinaof5.1概述图6.1.2时序逻辑电路的结构框图5.1概述式（6.1.1）输出方程驱动方程（又称激励方程） 状态方程。式（6.1.2）式（6.1.3）这三个方程的向量形式为：Y=F(Z=G(,)n)输出方程驱动方程状态方程n+1=H(Z,UniversityofScienceandTechnologyofChina5.1概述4时序电路的分类：可分为两大类：（1） 同步

4、时序电路：所有触发器状态的变化都是在同一CP操作下同时发生的。（2） 异步时序电路：触发器状态的变化不是同时发生的，即与时钟信号CP不同步。UniversityofScienceandTechnologyofChina5.1概述根据输出信号的特点又可以分为：（1）Mealy型：输出不仅取决于 态，而且还取决于输入变量。电路的状（2）Moore型：输出信号仅仅取决于电路的状态，电路中无输入变量。Moore型是Mealy型的特例（输入为0时）。UniversityofScienceandTechnologyofChina15.2时序逻辑电路的分析方法5.2.1同步时序电路的分析方法分析的目的：找出

5、给定时序电路的逻辑功能,即找出电路的状态和输出的状态在输入信号和时钟信号作用下的变化规律。分析的途径：只要写出给定电路的驱动方程、状态方输出方程，它的逻辑功能也就清楚了。根据这三个方程，就能够求得在任何给定输入变量状态和电路初态下电路的输出和次态。UniversityofScienceandTechnologyofChina15.2.1同步时序电路的分析方法分析步骤：（1）由给定逻辑图写出每个触发器的驱动方程（即每个触发器输入信号的逻辑表）。（2） 把得到的驱动方程代入相应触发器的特性方程，得出每个触发器的状态方程，从而得到由这些状态方程组成的状态方程组。（3） 根据逻辑图写出电路的输出方程。

6、（有时仅写出这三个方程，往往不能直接看出电路的逻辑功能，见P262例6.2.1）。UniversityofScienceandTechnologyofChina15.2.1同步时序电路的分析方法P262例6.2.1分析图6.2.1所示时序电路的逻辑功能，写出它的三个方程。（见P263）驱动方程状态方程输出方程解：该电路的三个方（6.2.1）式（6.2.2）式和（6.2.3）式UniversityofScienceTechnologyofChina1and5.2.1同步时序电路的分析方法图6.2.1例6.2.1的时序逻辑电路UniversityofScienceTechnologyofChina

7、1and5.2.1同步时序电路的分析方法由本例可见，仅仅写出这三个方程还不能直观地看出电路的逻辑功能。这是由于电路每一时刻的状态都和电路的历史情况有关（即和上一时刻的状态有关）。必须把电路在一系列时钟信号作用下状态转换的全部过程找出来，电路的逻辑功能才会一目了然。UniversityofScienceandTechnologyofChina15.2.2时序电路的状态转换表 状态转换图和时序图用于描述时序电路状态转换全部过程的方法有状态转换表、状态转换图、时序图和状态机流等几种。由于这几种方法都可以同一时序电路的逻辑功能，所以它们之间可以互相转换。UniversityofScienceandTe

8、chnologyofChina15.2.2时序电路的状态转换表状态转换图和时序图1状态转换表把任何一组输入变量及电路初态的取值代入状态方输出方程，即可算出电路的次态和现态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方输出方程进行计算，又得到一组新的次态和输出值。如此继续下去，把全部的计算结果列成真值表的形式，就得到状态转换表。UniversityofScienceandTechnologyofChina15.2.2时序电路的状态转换表 状态转换图和时序图例6.2.2试列出图6.2.1电路的状态转换表解：这是一个Moore型的时序电路，因为它无输入变量。因此电路的次态

9、和输出只取决于电路的初Qnn=000, 代入（6.2.2）态。设电路的初态为31和（6.2.3）式后得到：电路状态的转换过程：000001010001100001输出信号序列：0UniversityofScienceandTechnologyChina1of5.2.2时序电路的状态转换表 状态转换图和时序图故得到264页表6.2.1所示的状态转换表，此表反映了次态和电路输出与现态之间的转换关系。状态表也可列成表6.2.2的形式，它给出了在一系列时钟信号作用下电路状态转换的顺序。UniversityofScienceandTechnologyofChina15.2.2时序电路的状态转换表 状态转

10、换图和时序图表6.2.1图6.2.1电路的状态转换表UniversityofScienceandTechnologyofChina23n2n1n3n+12n+11n+1Y000001000101000100110011100010010101011100110000111100015.2.2时序电路的状态转换表 状态转换图和时序图表6.2.2图6.2.1电路状态转换表的另一种形式UniversityofScienceandTechnologyofChina2CPQ3Q2Q1Y00000100102010061101700005.2.2时序电路的状态转换表 状态转换图和时序图从表6.2.2可看出

11、，每经过7个时钟信号以后电路的状态循环变化一次，故该电路具有对时钟信号计数的功能，是一个七进制计数器，从Y端输出进位信号。2状态转换图用状态转换图描述电路状态转换的全过程， 即以图形的方式直观表示电路的逻辑功能。UniversityofScienceandTechnologyChina2of5.2.2时序电路的状态转换表状态转换图和时序图把状态转换表的内容表示成图形的形式，即为状态转换图。状态转换图的画法：图6.2.2是图6.2.1电路的状态转换图。在状态转换图中，以圆圈表示电路的各个状态，以箭头表示状态转换方向，并在箭头旁注明状态转换前的输入变量取值和输出值。斜线以上为输入，斜线以下为输出。

12、因为图6.2.1中无输入，故斜线上方没有注字，详见图6.2.2。UniversityofScienceandTechnologyofChina25.2.2时序电路的状态转换表状态转换图和时序图图6.2.2图6.2.1电路的状态转换图5.2.2时序电路的状态转换表状态转换图和时序图3时序图用时间波形图表示电路状态转换的全过程。把状态转换表的内容画成时间波形，即为时序图。把在时钟脉冲信号作用下，电路状态、输出状态随时间变化的波形图叫做时序图。详见P269 图6.2.8。UniversityofScienceandTechnologyofChina25.2.2时序电路的状态转换表状态转换图和时序图图

13、6.2.8图6.2.1电路的时序图5.2.2时序电路的状态转换表状态转换图和时序图例6.2.3分析图6.2.3时序电路的逻辑功能，写出电路的驱动方程、状态方电路的状态转换图。 解：驱动方程、状态方输出方程，画出输出方程分别为(6.2.4)式、(6.2.5)式和(6.2.6)式。先列出电路的状态转换表，见表6.2.3。UniversityofScienceandTechnologyofChina25.2.2时序电路的状态转换表状态转换图和时序图图6.2.3例6.2.3的时序逻辑电路5.2.2时序电路的状态转换表状态转换图和时序图表6.2.3图6.2.3电路的状态转换表Q2n+1Q1n+1/Y1Q

14、01nn001110221A01UniversityofScienceandTechnologyChina2of01/010/000/111/011/100/010/001/05.2.2时序电路的状态转换表状态转换图和时序图状态转换表的读法（也是状态转换图的读法）：当现态为00，输入为0时，输出为0，并转向次态01； 当现态为01，输入为0时，输出为0，并转向次态10； 当现态为10，输入为0时，输出为0，并转向次态11； 当现态为11，输入为0时，输出为1，并转向次态00。同理可写出当输入为1时的电路输出及状态转换过程。状态转换图见图6.2.4，可见这是一个由A的四进制加/减计数器，A=0,

15、 四进制加法计数，Y为进位输出；A=1, 四进制减法计数， Y为借位输出。UniversityofScienceandTechnologyofChina35.2.2时序电路的状态转换表状态转换图和时序图图6.2.4图6.2.3电路的状态转换图5.2.3异步时序电路的分析方法*6.2.3异步时序电路的分析方法在异步时序电路中，只有那些有时钟信号作用的触发器才会发生状态翻转，而没有时钟信号作用的触发器将保持原来的状态不变。因此在分析异步时序电路时还需要找出每次电路状态转换时哪些触发器有时钟信号，哪些触发器没有时钟信号。详见P270例6.2.4，有3点说明如下：UniversityofScience

16、andTechnologyofChina35.2.3异步时序电路的分析方法图6.2.10例6.2.4的异步时序逻辑电路5.2.3异步时序电路的分析方法（1）驱动方程、状态方同步电路相同。输出方程的求解与（2）列状态转换表时需列出每个触发器的时钟信号，即根据输入时钟0的先后顺序找出每个触发器时钟信号的变化序列，这样才能根据每次电路状态转换时各个触发器是否有CP信号， 来确定触发器的次态，详见P271表6.2.4。UniversityofScienceandTechnologyofChina35.2.3异步时序电路的分析方法（3）要检查电路是否有自启动的功能。即需检查表6.2.4中没有的6种状态下

17、的输出和次态， 如果这6种状态下的次态都属于表6.2.4中某个状 态或这些次态经过某些过渡状态后都能进入表6.2.4中某个状态，则称该电路是可以自启动的。如在图6.2.11中，状态1111直接进入状态 0000，而状态1110则经1111过渡后进入0000态。详见P272图6.2.11 。UniversityofScienceandTechnologyofChina35.2.3异步时序电路的分析方法图6.2.11图6.2.10电路的状态转换图5.3若干常用的时序逻辑电路5.3.1寄存器和移位寄存器(第五版272页)1寄存器：用于寄存二值代码0和1的电路。（1）寄存器主要由触发器组成。一个触发器

18、能1位二值代码，用N个触发器组成的寄N位的二值代码。存器能够（2）对寄存器中的触发器只要求它们具有置0、置1的功能即可，因而无论用何种结构的触发器（同步RS、主从式还是边沿触发式） 都可以组成寄存器。UniversityofScienceandTechnologyofChina35.3.1寄存器和移位寄存器图 6.3.1 是用同步 RS 触发器组成的 4 位寄存器74LS75；图6.3.2是用CMOS边沿触发器组成的4位寄存器74HC175。但由于74LS75和74HC175采用不同结构的触发器，因而它们的动点特点也不相同。对于74LS75 ， 在CLK=1 期间，跟随 D 变化， 在CLK的

19、下降沿到达时，Q为该下降沿到达时D端的状态。而对于74HC175，的状态仅仅取决于CLK上升沿到达时D端的状态。UniversityofScienceandTechnologyofChina35.3.1寄存器和移位寄存器图6. 3.174LS75的逻辑图5.3.1寄存器和移位寄存器第四版图5. 3.2所示的74LS175用的是维持阻塞FF第五版图6.3.2所示的74HC175 是用CMOS边沿触发器组成的4位寄存器。5.3.1寄存器和移位寄存器（3）集成电路寄存器中通常附加电路，以增加使用的灵活性。附加功能包括：异步置0、 “ 保持 ” 等。 如 CMOS 电路输出三态CC4076( 第五版没

20、有这个图), 见第四版 P235 图5.3.3（为三态输出的4位寄存器）图中：1）LDA和LDB具有“置数”或“保持”的功能，即当：LDA+LDB=1时，电路处于装载数据的状态，简称置数状态；LDALDB=0时，电路处于保持状态，即电路保持原状态不变。UniversityofScienceandTechnologyofChina45.3.1寄存器和移位寄存器第四版图5.3.3CC4076的逻辑图5.3.1寄存器和移位寄存器2）ENA和 ENB 为三态端，即当：ENA ENB =0时，使输出端的三态缓冲器G10G13 处于工作状态；ENA =1或G10G13处于高阻态。=1使ENB3）RD为异步

21、置0端，即当 RD=0时，使全为0。30UniversityofScienceandTechnologyofChina45.3.1寄存器和移位寄存器2移位寄存器(第五版273页)（1）什么是移位寄存器是一种能使的代码在移位脉冲的作用下依次左移或右移的寄存器。图6.3.3就是4位右移的移存器。（2） 移位寄存器的用途：1） 寄存代码；2） 通过移位实现：数据的串行并行或并行串行转换；数值运算：左移作乘法，右移作除法；数据处理与UniversityofScienceandTechnologyChina4of（3）用D触发器和JK触发器组成的4位移位寄存器图6.3.3用D触发器的移位寄存器用D触发器

22、和JK触发器组成的4位移位寄存器1）结构特点及有关术语：从最低位触发器FF0的输入端DI输入数据，称为串行输入；从最触发器FF3的输出端DO输出数据，称为串行输出；从4个触发器的输出端同时输出数据，称为并0 为最低位，Q3为最行输出；。前一级触发器的输出接到相邻后一级触发器的输入端，所有触发器共用移位脉冲CP。UniversityofScienceandTechnologyofChina4用D触发器和JK触发器组成的4位移位寄存器2）工作原理分析：例如在4个时钟周期内输入代码依次为1011,23=0000，那么且移位寄存器的初态为01在移位脉冲的作用下，移位寄存器里代码的移动情况如表6.3.1

23、所示。各触发器的输出端在移动过程中的电压波形见图6.3.4。UniversityScienceandTechnologyofChina4of用D触发器和JK触发器组成的4位移位寄存器图6.3.4图6.3.3电路的电压波形用D触发器和JK触发器组成的 4位移位寄存器图6.3.5用JK触发器的移位寄存器用D触发器和JK触发器组成的 4位移位寄存器表6.3.1 移位寄存器中代码的移位情况UniversityofScienceandTechnologyofChina5CLKDIQ0Q1Q2Q35.3.1寄存器和移位寄存器（4）集成电路移位寄存器为扩展功能和增加使用的灵活性，在集成移位寄存器中往往又附加

24、了1）左、右移电路，其；功能包括：2） 数据并行输入；3） 数据保持；4） 异步置0（复位）等。4位双向移位寄存器74LS194A就是这样一种移位寄存器，见P275图6.3.6。UniversityofScienceandTechnologyofChina55.3.1图6.3.6寄存器和移位寄存器4位双向移位寄存器74LS194A的逻辑图4位双向移位寄存器74LS194A图 6.3.6中0的输出4位双向移位寄存器74LS194A4位双向移位寄存器74LS194A4位双向移位寄存器74LS194A4位双向移位寄存器74LS194A用两块74LS194可组成8位双向移位寄存 器，见P276图6.3

25、.7。左边的194为低4位，右边的194为高4位，左右两个194分别称为低位片和片。数据右移时，右移串入数据从低位片的DIR端片的DIR端。输入，而低位片的3接UniversityofScienceandTechnologyChina5of4位双向移位寄存器74LS194A图6.3.7用两片74LS194A接成8位双向移位寄存器4位双向移位寄存器74LS194A片的DIL端输 左移时，左移串入数据从片的 0接低位片的DIL端。入，而两块194的S1、S0、 RD 、CP分别并行连接即可。例6.3.1解:在图6.3.8中,上面两块组成一个8位移位寄存器，左边194输出低4位，右边输出高4位, 由

26、CP1高移位）。右移;（从低到UniversityofScienceandTechnologyofChina54位双向移位寄存器74LS194A图6.3.8例6.3.1的电路4位双向移位寄存器74LS194A图6.3.9例6.3.1电路的波形图4位双向移位寄存器74LS194A组成另一个8位移位寄存器, 由下面两块右移;（从低到高移位）中间是用两块74283组成的8位二进制加法对上下两个8位移位寄存器中的内容进行加2器,法运算。若令m0m1m2m3=0100，n0n1n2n3=0010，则在图6.3.9所示信号的作用下，上面8位移存器的输出信号如下：（设初始状态为0）UniversityofS

27、cienceandTechnologyofChina64位双向移位寄存器74LS194AUniversityofScienceandTechnologyChina6oftcp1m0m1m2m3012345670*00000000t11010001000000t22*00100000t33*00010000t44*000010004位双向移位寄存器74LS194A由于低位片的DIR接0，故每次数据右移1位时，0输入0，对应十进制数16。最低位补零，即从同理，下面8位移存器在t1 将n0n1n2n3=0010存入，在t2时n0n3依次右移1位，而t3和t4时没有时钟信号（CP2=0），故在t4以后

28、，下面8位移位寄存器中的数据为： 0Q7=00010000，对应十进制数8。UniversityofScienceandTechnologyofChina64位双向移位寄存器74LS194A经8位加法器相加后，得到：Q7000001000 +）00011000y0y7对应十进制数24。UniversityofScienceandTechnologyChina6of5.3.2计数器顾名思义，计数器就是计算时钟脉冲数目的时序逻辑电路。计数器还可用于分频、定时，产生节拍脉冲和脉冲序列等。计数器的分类： 按计数器中的触发器是否同时翻转分类, 有: 同步计数器：随时钟脉冲的输入计数器中的触发器状态同时翻

29、转。异步计数器：计数器中的触发器不同时翻转。UniversityofScienceandTechnologyofChina65.3.2计数器 按计数过程中计数器中的数值增减分类，有：加法计数器：随计数脉冲的输入作递增计数； 减法计数器：随计数脉冲的输入作递减计数； 按计数器中数字的编码方式分类，有二进制计数器（即2k进制计数器）二一十进制计数器(BCD码计数器) 循环码计数器UniversityofScienceandTechnologyChina6of5.3.2计数器按计数器的计数容量分类，有模10计数器, 即十进制计数器, 又称非二进制计数器。模60计数器，即六十进制计数器。等等。一个计数

30、器是同步8421BCD码加例如法计数器，或是异步可逆4位二进制计数器等。前者为同步式十进制加法计数器，后者为异步可加可减的16进制计数器。目前市场上能买到的基本上只有二进制和十进制两种计数器。（其它进制的计数器可由这二种计数器组合而成）UniversityofScienceandTechnologyofChina65.3.2计数器1同步计数器(278页)（1）同步二进制计数器1）基本原理同步二进制加法计数器用T 触发器组成， 其工作原理简单而清晰。先看P279图6.3.10。图中将每个JK触发器的J、K端连在一起形成T触发器。UniversityofScienceandTechnologyof

31、China6图6.3.10用T触发器的同步二进制加法计数器同步二进制计数器各触发器的驱动方：T0=1 T1 T2T3010210（6.3.2）UniversityofScienceandTechnologyofChina7同步二进制计数器分析： 由于FF0的T0=1，故每当CP下降沿到达时， 其状态必改变或者说FF0必翻转。 由于FF1的T1故只有当0=1时,CP下0,降沿到达时FF1才翻转。 由于FF2的T20=110，故只有当1时，CP下降沿到达时FF2才翻转。UniversityofScienceandTechnologyofChina7同步二进制计数器由于FF3的T30=110, 故只

32、有当221时，CP下降沿到达时FF3才翻转。因此，对于由i个T触发器组成的二进制计数器，只有当其低端的i-1位触发器同时输出1时，下一个下降沿到达时，才能使最(第i位)触发器翻转。即第i位触发器的驱动方程应为：Ti = Qi-1·i-2 1·（6.3.1）0而其最低位触发器的驱动方程应为T0=1。UniversityofScienceandTechnologyofChina7同步二进制计数器2）4位二进制计数器分析再回到图 6.3.10 ， 分析其工作过程。将(6.3.2)式代入T触发器的特性方程得到电路的状态方程，见(6.3.3)式。电路的输出方程见(6.3.4) 式。根

33、据(6.3.3)式和(6.3.4)式画出的电路状态转换表见表6.3.3。电路的状态转换图和时序图（即工作波形图）分别见图6.3.11和图6.3.12。对其工作过程小结如下：UniversityofScienceandTechnologyofChina7同步二进制计数器图6. 3.11图6.3.10电路的状态转换图同步二进制计数器图6. 3.12例6.3.10电路的时序图同步二进制计数器 由表6.3.3和图6.3.11可看出，电路随入作递增（加1）计数。 每输入16个时钟脉冲, 计数器工作一个循环,的输并在3端产生一个进位信号, 故为16进制计数器。 由图6.3.12时序图可见,0、1、2、3端

34、输出脉冲的频率依次为计数输入脉冲频率的1/2、1/4、1/8和1/16，即这种计数器具有分频作用， 能将输入的计数脉冲频率降低16倍。UniversityofScienceandTechnologyofChina7集成电路计数器3）集成电路计数器(第五版282页)集成电路同步计数往往附加了一些路，以增加功能和使用的灵活性。书上电了四种集成同步计数器： 74161 、 CC4520 、74LS191、74LS193。下面只对前3种进行分析，74LS193同学分析。4位同步二进制计数器74161功能包括：二进制加法计数; 保持; 预置数;异步置零(复位)。逻辑图见P282图6.3.13，其功能表见

35、表6.3.4。UniversityofScienceandTechnologyofChina7图6. 3.134位同步二进制计数器的逻辑图4位同步二进制计数器74161表6.3.474161 功能表UniversityofScienceandTechnologyofChina8CPRDLDEPET工作状态×0×××置零10××预置数×1101保持×11×0保持(c=0)1111计数4位同步二进制计数器同步十六进制加法计数器CC4520同步十六进制加法计数器CC4520CC4520是由T 触发器组成的， 如

36、第四版图n+1= Qn，5.3.15所示。T触发器的特性方即只要触发器的CP端有计数脉冲输入，其必然翻转，次态为现态的反。图5.3.15中，把D触发器的Q连到D端便可T触发器。UniversityofScienceTechnologyofChina8and图5. 3.15用T触发器的同步十六进制加法计数器CC4520第五版没有CC4520同步十六进制加法计数器CC4520其工作原理分析如下：a）由于 Di =Qi ，故nQ每来一个CP的下降沿，FF 必翻转，=n+1iiib）S=0时，GS被，CP过不去，FF0FF3无时钟脉冲输入。只有当S=1时，左下方的与非门打开，其输出为，并且使：Univ

37、ersityofScienceandTechnologyofChina8同步十六进制加法计数器CC4520CPG0的输出为:+=CP× Q 0G1的输出为：Q 0CPG2的输出为：G3的输出为：Q0 +1 + CP= CP×0+ CP= CP×Q2 ×20注意：第四版P246的(5.3.5)式有误UniversityofScienceandTechnologyofChina8同步十六进制加法计数器CC4520由此可见，对于FF0，在“计数输入”端每来一个CP的上升沿，经G0反相后，使其必翻转。对于FF1FF3，只有在它们的低位触发器全部为1态时，计数脉冲

38、才能通过G1G3送到这些触发器的时钟端使之触发翻转。UniversityofScienceandTechnologyofChina8同步十六进制可逆计数器74LS191 同步十六进制可逆计数器74LS191（或称同步十六进制加/减计数器）a）先看由T触发器组成的同步二进制减法计数器的工作原理，见284页图6.3.15。UniversityofScienceandTechnologyofChina8图6. 3.15用T触发器接成的同步二进制减法计数器同步十六进制可逆计数器74LS191不难看出，各触发器的驱动方T0= 1：T1=T2=T3=Q00Q20UniversityScienceTechn

39、ologyofChina8ofand同步十六进制可逆计数器74LS191而对于一个由i个T触发器组成的同步二进制减法计数器，其第i位触发器的驱动方程应为：Ti =i-20b）74LS191将图6.3.10加法计数器和图6.3.15减法计数器中的电路合并再通过一根U / D线了选择加法计数还是减法计数， 就74LS191的逻辑图，见图6.3.16。UniversityofScienceandTechnologyofChina9图6. 3.16单时钟同步十六进制加/减计数器74LS191同步十六进制可逆计数器74LS191S = 0和LD = 1由图可见，只有当时，74LS191才处于计数状态，

40、这是因为：LD=1，G7、G8、G10、G11、G13、G14、当G16和G17同时输出1，即所有触发器的S和R端均为1，而各触发器处于计数状态时其S和R端必须接1（平）。UniversityofScienceandTechnologyofChina9同步十六进制可逆计数器74LS191S=0时, G9输出为1，使FF0处于计数状态，当同时使G4打开，此时若U / D=0,则G4输出1，把G12、G15和G18下面的与门打开，使所有低位触发器的JK端，实现加法计数。接反之若U/ D=1，G5输出1，把G12、G15和G18上面的与门打开，使所有低位的Q接到的JK端，实现了减法计数。74LS19

41、1的功能表如表6.3.5所示。74LS191的附加功能详见286页的分析。UniversityofScienceandTechnologyofChina9同步十六进制可逆计数器74LS191表6.3.574LS191的功能表UniversityofScienceTechnologyofChina9andISLDU/D工作状态×11×保持××0×预置数010加法计数011减法计数同步十六进制可逆计数器74LS191图6. 3.17同步十六进制加/减计数器74LS191的时序图5.3若干常用的时序逻辑电路5.3.2 计数器(2)(第五版287页)同

42、步十进制计数器对图6.3.10同步二进制加法计数器电路进行210按000000010010修改，使310010000计数， 即在第10个计数脉冲输入后，使计数器从1001回到0000，就实现了同步十进制计数。图6.3.19就是按此思路加法计数器电路。的同步十进制UniversityofScienceandTechnologyChina9of图6.3.19同步十进计数器电路同步十进制计数器在电路上采取的措施是：当电路进入1001状态时，利用Q3的低电平平使使G1输出为0（即T1=0），而3和0的G3输出为1（即T3=1），而1=0，使T2=0，故当第十个计数脉冲输入后， FF1和FF2维持0不变

43、，FF0和FF3从1翻转为0，使电路返回0000态。其状态转换图如图6.3.20所示。其余分析（包括状态方程、状态转换表等）和二进制计数器类同。UniversityofScienceandTechnologyofChina9图6.3.20图6.3.19电路的状态转换图同步十进制计数器集成电路同步十进制加法计数器74160就是根据上述原理由74161修改而来的， 其逻辑图见 P291 图6.3.21 。74160的功能表也和的功能表相同(表6.3.4)。所不同的仅在于74160是十进制而74161是十六进制。UniversityofScienceandTechnologyofChina10图6.

44、3.21计数器同步十进的逻辑图同步十进制计数器同理，对图6.3.15二进制减法计数器电路进行修改，使10按32计数，即从0000借位而跳变为1001，就实现了同步十进制减法计数。图6.3.22就是按此思路的同步十进制减法计数电路。UniversityofScienceandTechnologyofChina10图6.3.22同步十进制减法计数器电路同步十进制减法计数器电路3Q0 全0在电路上采取的措施是： 在时，用与非门G2输出的低电平将与门G1和G3，使T1=T2=0，同时T0=T3=1，计数脉冲到达后，FF0和FF3变为1，FF1和FF2维0从0000变为1001。持0态不变。即3同步十进

45、制减法计数器的状态转换图如图6.3.23所示。UniversityofScienceandTechnologyChina10of图6.3.23图6.3.22电路的状态转换图同步十进制减法计数器电路其余分析（包括状态方程、状态转换表等）和二进制计数器类同（ 详见P291293 ）。将图6.3.19同步十进制加法计数电路和图6.3.22同步十进制减法计数电路的电路进行合并，并加一个U / D进行加/减，就了同步十进制加/减计数器(又称可逆的同步十进制计数器)。74LS190就是其中一款，详见P294图6.3.24。注意：191和190是异步置数，而161和160是同步置数。Universityof

46、ScienceandTechnologyofChina10图6.3.24单时钟同步十进制加/减计数器74LS190的逻辑图异步计数器2异步计数器（294页）（1）异步二进制加法计数器由3个下降沿触发的JK触发器组成的3位二进制(即为8进制)异步加法计数器（如图6.3.25所示。UniversityofScienceandTechnologyofChina10图6.3.25下降沿动作的异步二进计数器5.3.2异步二进计数器计数器1）电路连接特点：a）每个JK触发器的J、K连在一起并接平1，使其成为T型触发器，故当每个降沿到达时，触发器必翻转。的下b）低位触发器的输出接相邻触发器的CP端，故当低位输出由1变0时必然触发相邻触发器翻转。UniversityofScienceandT