简易数字频率计的设计与仿真

1、 电子仿真技术实训报告题目 简易数字频率计的设计、仿真 所在学院 电子信息工程学院 专业班级 * 学生姓名 * 学号 * 指导教师 * 完成日期 * 年 * 月 * 日一设计思路（1）电路简述 所谓频率，就是周期性信号在单位时间 (1s) 内变化的次数若在一定时间间隔T内测得这个周期性信号的重复变化次数为N，则其频率可表示为 fx=N/T 。因此，可以将信号放大整形后由计数器累计单位时间内的信号个数，然后经译码、显示输出测量结果，这是所谓的测频法。可见数字频率计主要由闸门电路、计数器电路、锁存器、时基电路、逻辑控制、译码显示电路几部分组成。数字频率计的主要功能是测量周期信号的频率。频率是单位时

2、间（ 1S ）内信号发生周期变化的次数。如果我们能在给定的 1S 时间内对信号波形计数，数值保持及自动清零，并将计数结果在显示器上显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。被测信号Vx经放大整形电路变成计数器所要求的脉冲信号，其频率与被测信号的频率fx相同。时基电路提供标准时间基准信号，具有固定宽度T的方波时基信号II作为闸门的一个输入端，控制闸门的开放时间，被测信号I从闸门另一端输入，被测信号频率为fx,

3、闸门宽度T，若在闸门时间内计数器计得的脉冲个数为N，则被测信号频率fx=N/THz。可见，闸门时间T决定量程,通过闸门时基选择开关选择,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.在整个电路中,时基电路是关键。（2）任务目标利用multisim9.0软件设计一个简易数字频率计，其基本要求是：1. 被测信号的频率范围1KHZ100MHZ（理想频率范围）； 2. 被测信号可以为正弦波、三角波或方波信号； 3. 四位数码管显示所测频率，并用发光二极管表示单位 。二、设计电路原理框图设计方案框图如图所示：如图所示此频率计的主体电路由时基电路、整形电

4、路、锁存器电路和计数显示电路组成。 它的工作过程是由时基电路产生一标准时间信号控制阀门，调节时基电路中的电阻可产生需要的标准时间信号。信号输入整形电路中，经过整形，输出一方波，通过阀门后，计时器对其计数。当计数完毕，时基电路输出一个上升沿，使锁存器打开，计数器计数结果输入译码器，从而让显示器显示。三 单元电路设计与分析 1. 时基电路模块的设计 时基信号控制计数器计数的标准时间信号，其精度在很大程度上决定了频率计的频率测量精度。要求较高时，一般使用晶体振荡器通过分频获得。在本设计中依然使用了555定时器构成了单稳态触发器，输入单脉冲，输出一标准时间信号，从而在时间上控制计数器计数的时间。 在此

5、频率计中，时钟信号采用由555构成的单稳态触发器。由一个按钮开关来产生脉冲源，其原理为悬空为高电平，按下开关产生低电平，松开又为高电平，从而产生一单脉冲。2. 逻辑控制电路的设计控制电路是数字频率计正常工作的中枢部分。在这一部分的设计构思过程中，认真对各种频率信号的组合及搭配进行分析，可以分别得到用采控制计数译码的锁存信号和清零信号。控制电路的时序电路如图所示：图：子电路控制部分的工作原理：当清零信号由0变为1时，此时计数器的清零工作已经完成。闸门开始打开，当闸门打开时，即闸门信号为高电平时，计数器开始计数我们所设计的闸门的高电平时间为1S，在此时间内计数器计数被测信号的变化次数，所得结果便是

6、被测信号的频率。3. 十进制计数器模块设计十进制计数器具体的电路图如图所示将十进制计数器封装为子电路，如下图所示：4. 总体电路设计与调试搭建好以上电路以后，进行调试，首先分模块进行调试，待每一个模块调试正确后，再进行不规则联调。四.仿真数字频率计总体电路如图所示：五分析与总结在本次电子仿真技术课程设计中，我了解到了数字频率计的工作原理，并且进一步学习了模拟电路仿真技术。同时还发现了自己的很多不足，在理论知识上的很多漏洞，认识到自己的思维还是不够活跃。本次课程设计过程中虽然遇到一些阻碍，但通过我的努力，最终还是克服了这些困难，让我体味到设计电路、连接电路、调测电路过程中的乐趣,提高了独立思考以及克服困难的能力。设计是我们将来必需的技能，这次设计恰恰给我们提供了一个应用自己所学知识的机会。在实习的过程中发现了以前学的数字电路的知识掌握的不牢，同时在设计的过程中，遇到了一些以前没有见到过的元件，但是通过查找资料来学习这些元件的功能和使用，让自己的知识面更加的开阔。因此，电子课程设计使我们获益匪浅，希望还有机会学习更多有关此类课程设计的知识。通过这次课程设计实践，巩固了学过的知识并能够较好的利