参考样例2——电工电子技术教案33-36

1、科目电工电子技术应 用课题数字电路的初步认识 授 课讲 次33-36课时8班 级1247/1248授课方式问题引导+探究式学习+任务驱动教学法课后作业2所用时 间90分钟教学目的应知1、了解常用数制与码制2、了解基本逻辑电路，能够进行简单逻辑运算3、了解组合逻辑电路的设计方法使用教学媒体多媒体教室应会1、逻辑门电路2、简单逻辑运算3、简单逻辑电路的设计重点逻辑门电路难点组合逻辑电路的设计教学回顾1、超外差式收音机的构造2、超外差式收音机的的工作原理。 教 学 过 程教学内容与课堂组织【教学回顾】 快速复习上次课的知识，重点强调上节课的重点和难点。【新课导入】 问题引导由简单问题引出教学内容：在

2、数字系统中，逻辑电路按其功能不同可分为两大类：一类称为组合逻辑电路（简称组合电路）；另一类称为时序逻辑电路（简称时序电路）。这一章学习组合逻辑电路的分析和设计。组合电路是指：该电路在任何时刻的输出信号值，仅由该时刻电路的输入信号组合决定，与信号输入前电路输出端原状态无关（非记忆性逻辑电路）。 提问2-3人，引起大家对本次课题的注意【新课教学】数制与码制一、数字信号与数字电路1、模拟信号（a）定义：在模拟电子技术中，被传递、加工和处理的信号是模拟信号（b）特点：在时间上和幅值上是连续变化的。它具有无穷多的数值，其数学表达式也较复杂，例如正弦函数、指数函数等。如图几种常见的模拟信号。(c)图示：o

3、tuotu（c）指数衰减波（b）三角波otu（a）正弦波 2、数字信号(a)定义：在数字电子技术中，被传递、加工和处理的信号是数字信号。 (b)特点：在时间上和幅值上是断续变化的。 (c)图示：touotu周期性数字信号非周期性数字信号二、 数字电路的分类1、根据电路结构的不同，数字电路可分为（a）分立元件电路：将晶体管、电阻、电容等元器件用导线在线路上连接起来的电路。（b）集成电路：将晶体管、电阻、电容等元器件和导线通过半导体制造工艺做在一块硅片上而成为一个不可分割的整体电路。2、根据集成的密度不同，数字集成电路的分类如下表：分类三极管的个数典型集成电路小规模SSI最多10个逻辑门电路中规模

4、MSI10100计数器、加法器大规模LSI1001000小型存储器、门阵列超大规模VLSI1000106大型存储器、微处理器甚大规模106以上可编程逻辑器件、多功能集成电路 3、根据半导体导电类型不同，又可分（a）双极型数字集成电路：以双极型晶体管作为基本器件的数字集成电路。如TTL、ECL集成电路等。（b）单极型数字集成电路：以单极型MOS管作为基本器件的数字集成电路。如NMOS、PMOS、CMOS集成电路等。数字电路的优点：1、便于高度集成化。 2、工作可靠性高，抗干扰能力强。3、数字信息便于长期保存。4、数字集成电路产品系列多、通用性强、成本低。脉冲波形的参数图UmtrtwWT 0.9U

5、m0.5Um0.1Umtf5、保密性好。脉冲波形的主要参数Um1、脉冲幅度 ： 脉冲电压变化的最大值，单位为（V）2、脉冲上升时间：脉冲波形从0.1上升到0.9所需的时间。3、脉冲下降时间：脉冲波形从0.9下降到0.1所需的时间。和越短，越接近于理想的矩形脉冲。单位（s）、(ms)、(s)、(ns)4、脉冲宽度：脉冲上升沿0.5到下降沿0.5所需的时间，单位和、相同。5、脉冲周期T：在周期性脉冲中，相邻两个脉冲波形重复出现所需时间，单位和、相同。6、脉冲频率f：每秒时间内，脉冲出现的次数。（Hz）（KHz）（M Hz）7、占空比q： 描述脉冲波形疏密的参数。例题1.1.1 设周期性数字波形的高

6、电平持续6ms，低电平持续10ms,求占空比q。TW=6ms,周期T=6ms+10ms=16ms,则解：因数字波形的脉冲宽度占空比=6ms/16msX100%=37.5%.2 试绘出一脉冲波形，设它的占空比为50%，脉冲宽度为100ns，上升时间为10ns,而下降时间为20ns.二、数制定义：数制是一种计数的方法，它是进位计数制的简称。一种进位计数包含着两个基本因素：（1）基数：它是计数制中所用到的数码的个数，常用R表示。（2）位权：处在不同数位的数码，代表着不同的数值，每一个数位的数值是由该位数码的值乘以处在这位的一个固定常数。不同数位上的固定常数称为位权值，简称位权。1、十进制：十进制是以

7、10为基数的计数体制。数码是0-9 ；进位规律是“逢十进一”十进制数（305.22）10可以表示为： （305.22）10=3102+0101+5100+210-1+210-2 102、101、10-1、10-2称为十进制的权。各数位的权是10的幂。 2、二进制：二进制是以2为基数的计数体制。数码是0-2 ；进位规律是“逢二进一”如：二进制数（1011.11）2可以表示为： （1011.11）2=123+022+121+120+12-1+12-2 =8+0+2+1+0.5+0.25=（11.75）103、八进制：八进制是以8为基数的计数体制。数码是0-7 ；进位规律是“逢八进一”八进制数（43

8、7.25）8可以表示为： （437.25）8=482+381+780+28-1+58-2 =256+24+7+0.25+0.078125=（287.328125） 4、十六进制：十六进制是以16为基数的计数体制。数码为：09、A（10）、B（11）、C（12）、D（13）、E（14）、F（15） 十六进制数（4E6）16可以表示为：（4E6）16=4162+14161+6160=1254三、不同数制间的转换1、其它进制转换成十进制 只要利用（S）R= KiRi 的展开式求其值即得十进制数。 例如上述例中（1011）2=123=022=121=120=8+0+2+1=（11）10 （3EF）16

9、=3162+14161+15160=768+224+15=（1007）102、十进制转换成其他进制 用“除R取余”法，读数方向由下而上。 例如：把十进制35转换成二进制 把十进287转换成十六进制 2 35余数=1 2 17余数=1 | 高 2 8 余数=0 | 位 2 4 余数=0 | 到 2 2 余数=0 | 低 2 1 余数=1 | 位 0 所以（35）10=（100011）2 16 287余数=15 高位 16 17 余数=1 | 到 16 1 余数=1 | 低位 0 所以（287）10=（11F）16（3）二进制与十六进制间转换 二进制转换成十六进制，只要从整数最低位开始往高位数，每

10、四位二进制数写成一位十六进制数。最后不足四位可在高位补0 例如，二进制数101101101转换成十六进制数 0001 0110 1101 1 6 D 即（101101101）2=（16D）16 十六进制转换成二进制，只要把一位十六进制数写成四位进制数，按顺序排列即可。四、8421BCD码的概念 Decimal Codes）又称BCD码。它是用四位二进制数组成一组代码，表示一位十进制数。十进制数的基数是10，四位二进制数共有24=16种不同组合。因此，选取哪十种组合的编码方案有多种。表1是常见的几种，其中前三种是有权码，后两种为无权码。8421 BCD码是最基本的一种有权码，8421就是指各位的

11、权分别为8、4、2、1，其余两种读者不难理解其含义。格雷码是一种常见的无权码。其特点是相邻两个代码之间只有一位不同，是一种循环码，正是这个特点，使格雷码在信号传输中广泛应用。例如，把十进制数转换成8421 BCD码是：（219）10=（0010 0001 1001）8421 BCD逻辑门电路一、基本逻辑门电路1、与逻辑（与运算）（1）定义：只有当一件事的几个条件全部具备之后，这件事才发生。若用逻辑表达式来描述，则可写为（2）电路图（a） (3)电路状态表（b） （4）真值表（c）（5）与逻辑符号 2、或逻辑（或运算） （1）定义：当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事

12、情就发生。我们把这种因果关系称为或逻辑。 若用逻辑表达式来描述，则可写为： LA+B （2）电路图（a） (3)电路状态表（b） （4）真值表（c） 3、非逻辑（非运算） （1）定义：某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。若用逻辑表达式来描述，则可写为： （2）电路图（a） AL0101(c)(3)真值表（c） (4)逻辑非符号 二、几种导出的逻辑运算1、与非运算、或非运算、与或非运算（1）与非运算：先与后非 逻辑表达式为： 真值表（a） 与非逻辑符号只要输入变量中有一个为0，输出就为1。只有输入变量全部为1时，输出才为0。（2

13、）或非运算：先或后非 逻辑表达式为：真值表或非逻辑符号只要输入变量中有一个为1，输出就为0。只有输入变量全部为0时，输出才为1。（3） 与或非运算：先与后或再非 逻辑表达式为：2、异或运算和同或运算异或运算和同或运算都是两变量的逻辑运算。 （1） 异或运算，当两个变量取值相同时，逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。 异或的逻辑表达式为： 真值表、逻辑符号真值表、逻辑符号ABL000011101110 （2）同或运算，当两个输入变量取值相同时，函数值为1，当两个变量取值不同时，逻辑函数值为0。 同或的逻辑表达式：L=AB 真值表、逻辑符号 组合电路的表达方式：可用逻辑表达式、真

14、值表、逻辑图、卡诺图表示，有时也可用工作波形图表示。组合逻辑电路分析与设计一、组合逻辑电路的分析方法1、分析组合电路的目的：找出电路的输入量和输出量之间的逻辑关系，进而分析该电路的逻辑功能。2、分析步骤：1） 根据已知逻辑图逐级写出逻辑函数表达式。2） 化简该逻辑函数表达式。3） 列出真值表，并进行逻辑功能分析。3、举例分析1、 分析图1逻辑图的逻辑功能，要求如下：1）.写出逻辑表达式2）.列真值表3）.说明其逻辑功能。 图1 表1Y （2）列出逻辑函数的真值表。将输入A、B、C取值的各种组合代入逻辑表达式中，求出输出Y的值。由此可列出表1所示的真值表。 （3）逻辑功能分析。由表1可看出：在输

15、入A、B、C三变量中，有奇数个1时，输出Y为1，否则Y为0，因此，图1所示电路为三位判奇电路，又称为奇校验电路。2、分析图2逻辑电路的逻辑功能,要求如下：1）.写出逻辑表达式2）.列真值表3）.说明其逻辑功能。图2解：分析这道题给出了逻辑图，输入变量A、B，输出变量Y。根据逻辑图的五个或非门可以写出逻辑表达式。把输入变量的各组取值代入逻辑表达式可分别计算出输出变量的值，就得到真值表（表2）。分析真值表可以得到逻辑功能。（1）逻辑表达式及化简：（2） 真值表 表2 A B Y001010100111（3）功能分析：“相同得1，相异得0”。所以是同或门。二、组合逻辑电路的一般设计方法1、组合逻辑电

16、路的一般设计目的根据给定的实际逻辑功能，找出实现该功能的逻辑电路。组合逻辑电路的设计步骤与组合逻辑电路的分析步骤相反。2、组合逻辑电路具体设计步骤（1）、对命题进行分析，找出该逻辑问题的输入变量和输出变量，并做出逻辑表示方法的规定。（2）、根据输入变量和输出状态之间的对应关系列真值表。（3）、根据真值表写出逻辑表达式，并化简。（4）、根据最简表达式画逻辑电路图。三、设计举例（1）、试验项目一、设计A、B、C三人表决电路，A具有否决权。设计一个三人投票的表决电路，当表决某个提案时，多数人同意，提案通过，同时A具有否决权，用与非门实现。设A，B，C三个人，表决同意用1表示，表决不同意用0表示。Y表

17、示表决结果，提案通过用1表示，通不过用0表示。同时考虑A具有否决权。要求：1）.列真值表2）.写出逻辑表达式并化简3）.画出逻辑图。解：根据题意，输入变量为A、B、C,按二进制从小到大排列，输出为Y，ABC中如果有两个(含A)或三个为1时，Y=1；ABC中有两个或三个为0时，Y=0。真值表如下： 逻辑表达式化简后可得：Y=AC+AB 将上式用与非门表示：逻辑图如下： 从试验结果可见：设计的三人表决逻辑电路图能实现三人表决，且A具有否决功能要求。 （2)、设计加法器在数字系统中，除了逻辑运算外，还有数值的算术运算，加法是最基本的运算。在计算机中，加、减、乘、除等运算都可按一定运算规则转换成加法运

18、算。下面和同学们一起设计加法器。 能完成加法运算的基本电路有半加器和全加器。1）、半加器的概念：不带低位向本位进位的加法运算器叫半加器。2）、设计一位二进制半加器的电路。解：分析命题后可知，本题应有两个输入变量，即设被加数A，加数B；两个输出函数，即本位之和S，向高位进位C，则半加器的真值表为表4所示。 表4 图4 根据真值表可得逻辑表达式：SA+BAB CAB根据一位二进制半加器逻辑表达式画出其逻辑电路图（见图4a）。可见用异或门和与门能实现一位二进制半加器的功能。半加器图形符号见图4b。图中是加法器的符号，CO为进位输出符号。3）、全加器的概念：考虑了低位向本位进位后的加法器是全加器。解：分析命题后可知，本题应有三个输入变量，即设被加数为Ai，加数为Bi，低位来的进位为Ci1；两个输出函数，即本位之和为Si，向高位进位为Ci，则全加器的真值表为表5所示。分析表5全加器真值表。可以得到逻辑表达式： 图5 表5根据逻辑表达式可以画出逻辑电路图（见图5a）。全加器图形符号如图5b所示，图中CI是进位输入限定符号，图中是加法器的符号，CO为进位输出符号。教 学 过 程学生学习内容与课堂练习一、学生自我总结组合逻辑电路的分析与设计方法。二、学生在总结基础上，完成以下问题设计故障指示电路设计一个故障指示电路，要求满足以下重要条件：1）、两台电动