数字逻辑实验教案

1、攀 枝 花 学 院教 案教 务 处 制教 学 日 历序次周次日期节次教 学 内 容 摘 要累计学时作业或课后学习安排1102008.5.756TTL集成与非门参数测试22102008.5.912TTL集成与非门参数测试23102008.5.934TTL集成与非门参数测试24112008.5.1456组合逻辑电路实验25112008.5.1612组合逻辑电路实验26112008.5.1634组合逻辑电路实验27122008.5.2156集成触发器及其应用28122007.5.2312集成触发器及其应用29122007.5.2334集成触发器及其应用2课 程 教 学 实 施 计 划授课教师辅导教师

2、（助教）实践教学指导教师罗云松实践教学地点13A-3学 时 安 排总 学 时理论学时多媒体教学学时习题课学时实践学时其它6使 用教 材名 称编（著）者出 版 社出版时间及版次获奖情况数电实验指导书电工电子实验中心自编教学参考书目电子技术基础（数电部分）康华光高等教育出版社四版数字电子技术基础浙江天煌课程性质实验课教学任务完成TTL集成与非门参数测试、组合逻辑电路实验、集成触发器及其应用、3个实验项目的实验教学。教学要求 让学生达到对TTL集成与非门、组合逻辑电路、译码器、集成触发器、集成计数器、集成555时基电路的了解掌握并学会对它们的综合应用，通过自身的体验加强对理论知识的理解，培养并增强学

3、生对数字逻辑这门课程的学习兴趣，同时使得他们的实践动手能力得到一定地锻炼！考核方式考查成绩计算方法根据每次实验的态度、表现及实验报告得出成绩 第 2 页第 1 章 教 学 实 施 计 划课题 TTL集成与非门参数测试学时安排2授课时间 19：0021：00教学目的、要求（分了解、理解、掌握 三个层次）：1、了解TTL集成与非门外形和引脚排列。 2、理解TTL集成与非门的逻辑功能并掌握主要参数的测试方法 3、掌握TTL器件的使用规则 4、熟悉数字电路实验装置的结构，基本功能和使用方法。教学内容（并注明属“三基”或一般综合或综合的内容，教学的重点、难点）： TTL集成与非门参数测试属于数字逻辑电路

4、的基础知识之一。重点：通过实验，理解TTL集成与非门的逻辑功能难点：掌握TTL集成与非门主要参数的测试方法，并判断测试数据是否正确，若不正确分析其可能存在的各种原因。讨论/思考题、作业：若是四输入与非门74LS20，对应的测试结果怎么样？本章参考书目（包括参考书、文献资料等）：电子技 1、电子技术基础（数电部分） 康华光 高等教育出版社 四版数字电 2、数字电子技术基础浙江天煌 第 3 页第 章 教 学 总 结写出关于本章授课情况的一些总结（包括学生的出勤情况、学生作业情况、学生掌握知识情况、教学方法的总结等内容）： 第 4 页 课 堂 教 学 实 施 方 案 授 课 时 间：2007、4、2

5、3；2007、4、27第 1 次课教学过程设计：组织教学： 90 分钟；复习旧课 分钟；讲授新课 分钟；讨论/答疑/小结 分钟；授课类型（请打）：理论课 讨论课 实验课 习题课 课教学方式（请打）：讲授 讨论 示教 指导 教学手段（请打）：多媒体 模型 实物 挂图 音像 课 题：TTL集成与非门参数测试教 学 内 容：一、实验原理本实验采用四输入双与非门74LS00，其符号及引脚排列如图11 (a)、(b)所示。 (a) (b) 图11 74LS00逻辑符号及引脚排列 1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出

6、端才是低电平（即有“0”得“1”，全“1”得“0”。）其逻辑表达式为 Y 2、TTL与非门的主要参数 (1)低电平输出电源电流ICCL和高电平输出电源电流ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCLICCH，它们的大小标志着器件静态功耗的大小。 器件的最大功耗为PCCLVCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图12(a)、(b)所示。 第 5 页

7、 注意：TTL电路对电源电压要求较严，电源电压VCC只允许在5V±10的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 (a) (b) (c) (d) 图12 TTL与非门静态参数测试电路图 (2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电

8、流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。 IiL与IiH的测试电路如图12(c)、(d)所示。 (3)扇出系数NO扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiHIiL，则NOHNOL，故常以NOL作为门的扇出系数。NOL的测试电路如图13所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，V

9、OL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V） 第 6 页 时的IOL就是允许灌入的最大负载电流，则 通常NOL8 (4)电压传输特性门的输出电压vO随输入电压vi而变化的曲线vof(vi) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT 及抗干扰容限VNL、VNH等值。测试电路如图14所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线,如图15。电压传输特性可分为四个区域：（1）截止区，如图15中AB段；（2）线性区，如图15中曲线1的BC段；（3）转折区如图

10、15中CD段；（4）饱和区如图15中DE段。有源泄放电路与非门无线性区（BC段），如图中15曲线2所示。 图13 扇出系数试测电路 图14 传输特性测试电路 图15 第 7 页 (5)平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图16所示。 (a) 传输延迟特性 (b) tpd的测试电路图16图16(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为 tpd的测试电路如图16(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个

11、与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为TTL电路的tpd一般在10nS40nS之间。二、实验设备与器件 1、TX0833 19 电源板2、TX0833 09 与非门实验板3、TX0833 01电子学综合实验板4、TX0833 07电平输出实验板5、TX0631 19 直流电流表 第 8 页6、双踪示波

12、器7、数字万用表三、实验内容与步骤1、验证TTL与非门的逻辑功能 与非门的两个输入端接逻辑电平开关，以提供高低电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。与非门输出端接01指示器，LED灯亮时为逻辑“1”，暗时为逻辑“0”。按真值表逐个扳动电平开关，进行检测就可判断其逻辑功能是否正常，填入下表中：输入A0011B0101输出Y2、74LS00主要参数的测试A.按图12、13、16（b）分别接线并进行测试，将测试结果记入下表中。测量下列各直流参数（1）测低电平输出时电源电流ICCL；（2）测高电平输出时电源电流ICCH（3）测低电平输入电流IiL（4）测高电平输入电流IiH（5）测扇出

13、系数N0（6）平均传输延迟时间tpdICCL(mA)ICCH(mA)IiL(mA)IiH (mA)tpd = T/6(ns)B. 电压传输特性按图14接线，调节电位器RW，使vi从OV向高电平变化，逐点测量vi和vO的对应值，记入表中。Vi(V)00.20.40.60.81.01.52.02.53.03.54.0VO(V)四、实验报告1、记录、整理实验结果，并对结果进行分析。 第 9 页2、画出实测的电压传输特性曲线，并从中读出各有关参数值。3、实验报告要求书写工整，电路图一律要求用铅笔、直尺画。五、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图11所示。识

14、别方法是：正对集成电路型号（如74LS00）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS00为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。六、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。2、电源电压使用范围为4.5V5.5V之间，实验中要求使用Vcc5V。电源极性绝对不允许接错。3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集

15、成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 (2) 直接接电源电压VCC（也可以串入一只110K的固定电阻）或接至某一固定电压(2.4V4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入端并联。4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑“0”；当R4.7 K时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。

16、5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R35.1 K。第 2 章 教 学 实 施 计 划课题 组合逻辑电路实验学时安排2授课时间 19：0021：00教学目的、要求（分了解、理解、掌握 三个层次）：1、理解异或门、与或门的逻辑功能。2、掌握组合逻辑电路的分析方法与测试方法。3、了解组合逻辑电路的竞争冒险现象及其消除方法。教学内容（并注明属“三基”或一般综合或综合的内容，教学

17、的重点、难点）： TTL集成与非门参数测试属于数字逻辑电路的基础知识之一。重点：通过实验，理解TTL集成与非门的逻辑功能难点：掌握TTL集成与非门主要参数的测试方法，并判断测试数据是否正确，若不正确分析其可能存在的各种原因。讨论/思考题、作业：列出消除冒险现象的方法，并用实验验证，观察其实验结果。本章参考书目（包括参考书、文献资料等）：电子技 1、电子技术基础（数电部分） 康华光 高等教育出版社 四版数字电 2、数电子技术基础浙江天煌 第 3 页第 章 教 学 总 结写出关于本章授课情况的一些总结（包括学生的出勤情况、学生作业情况、学生掌握知识情况、教学方法的总结等内容）： 第 4 页第 2

18、次课教学过程设计：组织教学： 90 分钟；复习旧课 分钟；讲授新课 分钟；讨论/答疑/小结 分钟；授课类型（请打）：理论课 讨论课 实验课 习题课 课教学方式（请打）：讲授 讨论 示教 指导 教学手段（请打）：多媒体 模型 实物 挂图 音像 课 题： 组合逻辑电路实验教 学 内 容：一、实验原理1、基本概念 半加器：指只考虑两个加数本身，而没有考虑相邻低位来的进位。 全加器：不但要考虑本位相加，还要考虑相邻低位的进位信号。2、半加器的逻辑表达式 其中：S表示和数 C表示进位数。 变换成与非形式： （1） 用与门构成的半加器电路如图21 图21 第 11 页 （2） 用异或门和与非门构成的半加器

19、的电路如图2-2所示图2-23全加器 （1） 用与非门构成的全加器的电路如图23所示（2） 用异或门和与或门构成的全加器，如图24所示 图2-4 异或门和与或门构成的全加器根据全加器的逻辑表达公式： 由此可知，一位全加器可以用两个半加器和两个与门一个或门组成。 第 页4 观察冒险现象图2-5按图2-5接线。当B=1时，C=1时，A输入矩形波（f>1MHZ）。用示波器观察Z输入波形，若出现冒险，试用添加校正项方法消除之。冒险现象的消除方法：（1） 发现并消掉互补变量（2） 增加乘积项（3） 输出端并联电容器（其容量一般为：420pF之间）二、实验设备与器件1. TX0833 19电源板（+

20、5V）2. TX0531 29多功能信号发生器3. TX0833 07与或非、与或电平输出实验板4. TX0833 09与-与非门实验板（74LS00）5. TX0833 10异或-异或非实验板（74LS86）三、验内容与步骤1用与非门构成半加器（1）写出图21的逻辑表达式：Z1Z2=Z3=S=C=（2）根据表达式列出真值表，填入表2-1中，并画出卡诺图看其能否简化。表2-1ABZ1Z2Z3SC00011011 （3）据图21接线，A、B接电平输出实验板，S、C接至逻辑电平显示输入，按表2-2要求进行逻辑状态的测试，将测试结果记入表2-2中，并与表2-1进行比较，看看两者是否一致。 表22AB

21、SC00000110101011012按图2-2连接，用异或门和与非门构成的半加器，A、B接逻辑电平开关，S、C接逻辑电平显示输入。分析、测试的方法同1（1）（3）项，将测试结果记入自拟表中，并验证逻辑功能。3与非门构成全加器如图23，按表23写出真值表。表2-3AiBiCi-1SX1X2X3SiCi000010100110001011101111 根据上面的真值表画出函数Si，Ci的卡诺图按图2-3接线，用，Ai、Bi、Ci接逻辑电平开关，Si、Ci接逻辑电平显示输入，按下表要求进行状态测试，将测试结果记入表6-4中，并与表2-3进行比较，看看两者是否一致。 表2-4AiBiCi-1SiCi

22、00000001100101001101100101010111001111114用异或门和与或门构成全加器如图2-4。Ai、Bi、Ci接逻辑电平开关，Si、Ci接逻辑电平显示输入，也接表24进行逻辑状态的测试。5用两个半加器、两个与门和一个或门构成一个全加器。按表24填写测试数据。6冒险现象是由于从输入到输出的过程中，不同通路上门的级数不同，或门电路平均延迟时间的差异，使信号从输入经不同通路传到输出级的时间不同，故可能产生错误输出，称冒险现象。 当B、C均为1时，可能产生“0”形冒险。此时，加蕴含项BC，当B、C为1时，,不会出现“0”形冒险，故清除了冒险现象。图2-6 冒险现象波形 第 页

23、四、实验报告1、记录、整理实验结果，并对结果进行分析。2、实验报告要求书写工整，电路图一律要求用铅笔、直尺画。3、根据所做的实验内容书写实验报告（根据不同专业，本次实验内容略有不同） 第 页第 3 章 教 学 实 施 计 划课题 触发器及其应用学时安排2授课时间 19：0021：00教学目的、要求（分了解、理解、掌握 三个层次）：1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法 3、熟悉触发器之间相互转换的方法教学内容（并注明属“三基”或一般综合或综合的内容，教学的重点、难点）： 集成触发器属于数字逻辑电路的基础知识之一。重点：通过实验，掌握基本RS、JK

24、、D和T触发器的逻辑功能难点：触发器之间相互转换的方法。讨论/思考题、作业：设计出乒乓球练习电路，电路功能要求：模拟二名运动员在练，乒乓球能往返运球时转。提示：采用双D触发器74LS74设计实验线路，两个CP端触发脉冲分别由两名运动员操作，两触发器的输出状态用逻辑电平显示器显示。本章参考书目（包括参考书、文献资料等）：电子技 1、电子技术基础（数电部分） 康华光 高等教育出版社 四版数字电 2、数字电子技术基础浙江天煌 第 3 页第 章 教 学 总 结写出关于本章授课情况的一些总结（包括学生的出勤情况、学生作业情况、学生掌握知识情况、教学方法的总结等内容）： 第 4 页 课 堂 教 学 实 施

25、 方 案 授 课 时 间：2007、4、23；2007、4、27第 1 次课教学过程设计：组织教学： 90 分钟；复习旧课 分钟；讲授新课 分钟；讨论/答疑/小结 分钟；授课类型（请打）：理论课 讨论课 实验课 习题课 课教学方式（请打）：讲授 讨论 示教 指导 教学手段（请打）：多媒体 模型 实物 挂图 音像 课 题：触发器及其应用教 学 内 容：一、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。1、基本RS触发器图41为由两个与非门

26、交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为0（1）时触发器被置“1”；为置“0”端，因为0（1）时触发器被置“0”，当1时状态保持；0时，触发器状态不定，应避免此种情况发生，表41为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 输 入输 出Qn+1n+10110100111Qnn00 表 41 第 5 页2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS73双JK触发器，是下降边

27、沿触发的边沿触发器。 JK触发器的状态方程为Qn+1 JnQn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与 为两个互补输出端。通常把 Q0、1的状态定为触发器“0”状态；而把Q1，0定为“1”状态。下降沿触发JK触发器的功能如表42 表42输 入输 出DDCPJKQn+1n+101×××1010×××0100×××1110 00Qnn1110 10101110 01011110 11nQn1110 ××Qnn注：× 任

28、意态 高到低电平跳变 低到高电平跳变Qn（n ） 现态 Qn+1（n+1 ） 次态 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 第 页3、D触发器 在输入信号为单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。图43 为双D 74LS74的引脚排列及逻辑符号。功能如表43。输 入输 出DDCPDQn1n101××1010××0100××111101100111×Qnn图43 74LS74引脚排列及逻辑符号 表43 第 页4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并认它为T端，就得到所需的T触发器。如图44(a)所示，其状态方程为： Qn+1 Tn Qn (a) T触发器 (b) T'触发器图44 JK触发器转换为T、T'触发器T触发器的功能如表44。表44输