组合逻辑门电路与译码器华农

1、实验目的1. 加深理解组合电路的分析方法。2. 练习利用与非门接成其它几种逻辑门和及半加器。3. 掌握一般组合逻辑电路的分析和设计方法。4. 熟悉集成译码器的逻辑功能及应用。5. 了解译码器的拓展。6. 掌握译码器的主要应用。实验仪器与元器件1. 数字电路实验箱一只。2. 二输入四“与非门”集成块 （74LS00）X2三输入三“与非门”集成块（74LS10）X23. 译码器74LS138两块，管脚图如图（4-1 ）所示。4. 四输入与非门74LS20 一块。2.躺入四4*5非门陳负块(74 LSOD)严集底块3卜Vcf松 114 fl(74LS10)X2xiIt 7于 IY 2T Ti- G5

2、JDl 23 M e 比卩IA IB 2A 2B 2C 2Y GND(7LS!0)74LS00与74LS10引脚图Vcc h Y； Yj Y41615141312 II 10 9）7LS13S12345678甲|II|IA B C Gm Gia Ot¥iGND 人乩匸一匸 R74LS138引脚图三、实验注意事项1. 实验时，人体不可接触带电线路。连接电路前要检查电源总开关是否为“关”。2. 实验中如果需要改接线路，必须按下“关”按钮以及切断电源，保证实验操作安全。四、实验项目及原理1.检查“ 0”电平对与非门的封锁控制作用；原理：输入先进行与运算，输入引脚接低电平时分别有0，01，1

3、0，00，与运算后都是0，再非运算后输出为1.即只要与非门有1个接低电平，其它引脚有方波输入，输出为 1.相当于被封 锁。逻辑式：Y=（A B）'=A'+B' 逻辑图： 真值表:A6Fnn5Vin丄i2. 半加器电路 逻辑式：S=AB+AB, C=AB. 逻辑图：ABSC00000110101011013. 试设计供A B、C三人表决用的逻辑电路。约定：赞成为“1 ”不赞成为“ 0”，多数赞成则通过，输出 F=1，指示灯亮，反之F=0,灯不亮。写出与非门表示的逻辑式，并验证之。逻辑式：逻辑图:ABCF0r 00 :000100i000i11100010111i011i1

4、1真值表:4. 信号选通电路。 逻辑式：Z=AM+ AM2 逻辑图：U1A74LS00DU2B74L500DM2O-U1C74LSOOD 真值表:MlM2AzTLTLTL1JT-TL0tl!5. 按3-5接线，用与非门设计一个组合电路使电路的输出实现输入的平方，并接线验证设计结果，填入表逻辑式：0 州 d =3-4 中。Cj =九州=AAQi = 0逻辑图：真值表:A0A1Q1Q2Q3Q40000000100011001001110016.74LS138真值表：!wAE3E2ElA2AlAO¥0Y1¥2Y3讪¥5¥6Y7XHXXXX11I11111XXT

5、XXX1111111LLXXXX1111111JHLLLLIQ1111111HLLLLH10111111HLLHL11a11111HLLLHH11101111HLIHLL11110111HLLHLH11111011HLLHHL11i11101HLLHHH11i111107.全减器vcc逻辑式:尸=ABC 亠 A DC - A6C - AHC ；y：1农；十/芒厅十丘王叮>； 真值表:ABCVF0000000111010110111010001101001100011111逻辑图:VECILCi注五、,B端接5V时，输出F为方波信号;实验仿真1.与非门当A端加入连续脉冲当A端加入连续脉冲,

6、B端接地时，输出F为高电平;XFC1<口十 I14 量!««»*HWMVT3sT|I 0-000*V2.半加器:4信号选通电路口5.平方运算电路OQ1O04Key*A1 $ -Q .4230-02i - - - USA -*: LL2,rU3AhikL=” |6.74LS138功能测试VCC i. + + 4.输出F （差）的结果:斫2 no 3 Hi<3 0 L C10 a7.全减器输出V （向高位借位）的结果:0 t & f fQJLC1r ：vccj3：XSC1OCJ 触;-000fl11010D1-1fi01V11101110I 曲1

7、a 0iOOOOOOOAeCD>E FGH六、实验报告及收获感想（1）实验结果分析：实验过程中，除了实验测得值与全减器电路的实验仿真结果不同外，其余结果均得到验证，即“0”电平对与非门具有封锁控制作用，正确实现半加器的运算，三人表决电路的多数投票决定结果功能。后分析发现是仿真时没有 正确的连接引脚， 所以预习中的全减器电路设计是错误的， 写实验报告时进行了修改。 电路图经过修改后验证发现， 实验测得的输出结果是正确的，我也对全减器电路的仿真进行了修改。“ 0”电平对与非门具有封锁控制作用，是因为先进性与运算，而这时只要与非门有一个输入端接低电平，与预 算后为 0，再取非输出就为 1. 相当于被封锁。 可以从74LS138的功能表得出，当一个选通端（E1）为高电平，另两个选通端（/E2）和作3）为低电平时,才可以将（AO、A1、A2）的二进制编码在 Y0至Y7对应的输出端以低电平译出。 如果实验过程中接线正确的话，应该可以得到与实验仿真一样的结果。但由实际上动手接线时，线路会显得十分 乱，一旦出现连接错误就很难一根一根检验，需要