Multisim数电仿真半加器和全加器

1、（Multisim 数电仿真）半力口器和全加器个人收集整理，勿做商业用途作者:日期:实验3.5半加器和全加器、实验目的：1 .学会用电子仿真软件Multisim7进行半加器和全加器仿真实验。2 .学会用逻辑分析仪观察全加器波形：3 .分析二进制数的运算规律。4 .掌握组合电路的分析和设计方法。5 .验证全加器的逻辑功能。、实验准备：组合电路的分析方法是根据所给的逻辑电路， 写出其输入与输出之间的逻辑 关系（逻辑函数表达式或真值表），从而评定该电路的逻辑功能的方法。一般是首 先对给定的逻辑电路，按逻辑门的连接方法，逐一写出相应的逻辑表达式，然后 写出输出函数表达式，这样写出的逻辑函数表达式可能不

2、是最简的， 所以还应该 利用逻辑代数的公式或者卡诺图进行简化。再根据逻辑函数表达式写出它的真值 表，最后根据真值表分析出函数的逻辑功能。例如：要分析如图3.5.1所示电路的逻辑功能。图 3.5.11 .写输出函数Y的逻辑表达式:W = AAB ABB 3.5.1X = WWC WCC 3.5.2Y =XXD XDD 3.5.32 .进行化简：W = AAB ABB = AB AB3.5.4X =WC +WC = ABC +ABC +ABC +ABC 5.5.3.Y =XD XD = ABCD ABCD ABCD ABCDABCD + ABCD + ABCD +ABCD .3.5.63 .列真值

3、表:表 3.5.1:ABCDY000000001100101001100100101010011000111110001100101010010111110001101111101111104 .功能说明：逻辑图是一个检奇电路。输入变量的取值中，有奇数个 1则有输出，否则 无输出。组合电路的设计目的就是根据实际的逻辑问题，通过写出它的真值表和逻辑 函数表达式，最终找到实现这个逻辑电路的器件，将它们组成最简单的逻辑电路。例如：设计半加器逻辑电路。1 .进行逻辑抽象:如果不考虑的来自低位的进位将两个 1位二进制数相加，称为半加。设 A、 B是两个加数，S是它们的和，Ci是向高位的进位。则根据二进制

4、数相加的规 律，可以写出它们的真值表如表 3.5.2所示。表 3.5.2:2 .写出逻辑函数式：S = AB +AB =A© B 3.5.7Ci = AB.3 .选定器件的类型：可选异或门来实现半加和；可选两片与非门(或一片与门)实现向高位的进位。如图3.5.2所示。图 3.5.2、计算机仿真实验内容:1 .测试用异或门、与门组成的半加器的逻辑功能：(1) .按照图3.5.3所示，从电子仿真软件Multisim7基本界面左侧左列真实元 件工具条中调出所需元件：其中，异或门 74LS86N从“TTL”库中调出；与门 4081BD_5V从“CMOS”库中调出。指示灯从电子仿真软件 Mul

5、tisim7基本界面 左侧右歹脑拟元件库中调出，X1选红灯；X2选蓝灯。5个人收集整理，勿做商业用途内。图 3.5.3(2).打开仿真开关,根据表3.5.3改变输入数据进行实验，并将结果填入表表 3.5.3:CMOS”库中调出或门4071BD_5V、与门4081BD_5V;从“TTL”库中调出2.异或门74LS86D,组成仿真电路如图3.5.4所示。测试全加器的逻辑功能：从电子仿真软件Multisim7基本界面左侧左列真实元件工具条中个人收集整理，勿做商业用途图 3.5.4(2) .打开仿真开关,根据表3.5.4输入情况实验，并将结果填入表内。表 3.5.4:输入输出ABSCiCi J.r o

6、00001010011i00i01i10i113.用逻辑分析仪观察全加器波形:(1) .先关闭仿真开关，在图3.5.4中删除除集成电路以外的其它元件。(2) .点击电仿真软件 Multisim7基本界面右侧虚拟仪器工具条中的“ Word Generator按钮，如图3.5.5(左图)所示，调出字信号发生器图标(右图)“XWG1”， 将它放置在电子平台上。Word Generator |三三三J-三三注o o o XXX一X三三一，三三r10图 3.5.5(3) .再点击虚拟仪器工具条中的“ Logic Analyzer”按钮，如图3.5.6(左图)所示，调出逻辑分析仪图标(右图)“XLA1 ”

7、，将它放置在电子平台上。图 3.5.6(4).连好仿真电路如图图 3.5.73.5.7所示。(5).双击字信号发生器图标“XWG1 ”，将打开它的放大面板如图3.5.8所示。 它是一台能产生32位(路)同步逻辑信号的仪表。按下放大面板的“ Controls”栏 的“Cycle”按钮，表示字信号发生器在设置好的初始值和终止值之间周而复始 地输出信号；单选“Display”栏下的“Hex”表示信号以十六进制显示；“Trigger”栏用于选择触发的方式；“Frequency栏用于设置信号的频率图 3.5.8(6).按下“Controls”栏的“Set”按钮，将弹出对话框如图 3.5.9所示。单选“D

8、isplay Type”栏下的16进制“Hex”，再在设置缓冲区大小“ Buffer Size” 输入“000B”即十六进制的“ 11”，如图中鼠标手指所示，然后点击对话框右上 角“Accept”回到放大面板。图 3.5.9(7) .点击放大面板右边8位字信号编辑区进行逐行编辑，从上至下在栏中输 入十六进制的000000000000000A共11条8位字信号，编辑好的 11条8位字 信号如图3.5.10所示，最后关闭放大面板。个人收集整理，勿做商业用途图 3.5.10(8) .打开仿真开关，双击逻辑分析仪图标“XLA1 ”，将出现逻辑分析仪放大面板如图3.5.11所示。将面板上“ Clock”

9、框下“Clock/Div”栏输入12,再点击 面板左下角" Revers战钮使屏幕变白，稍等扫描片刻，然后关闭仿真开关。将 逻辑分析仪面板屏幕下方的滚动条拉到最左边，见图中鼠标手指所示。Tune (S)02,400m4,£00m7.200m9 600m12.000m.i.I.I.Fg1 L_! 1_J!L_J：L：LJ ' I_10,iiii, _ _iiigL1 ；：i：I：13II ： 1r 11i_r14：1Tsm方i|ii|li|ifidi<1lb1kiiliiiliI1ii|IiiTmn7TsnHTaniiTon 12Tan 13Tmul4TemlJ

10、TmulfClodf_hfiIUURIUUUUUUUUUIIUUUUHUUIIUU1Ckid£_Qua<llHhIlh11ClMkTrigger1 微。PT1 *。加口 f叩叩Clockf/Diu 112d盛;1ResetT2 土12 0001 msDDOaSetBttemalQualifierReverseT2T112.000 msr(*图 3.5.11(9) .拉出屏幕上的读数指针可以观察到一位全加器各输入、输出端波形，例 如：图3.5.12中读数指针所在位置表示输入信号 A=0、B=1、C-=1; S=0、G =1(注：屏幕左侧标有“ 9”的波形表示A;标有“ 10”的波

11、形表示B ;标有“ 8”的波形表示C；标有“ 13”的波形表示S ;标有“ 14”的波形表示Ci。)(10) .按表3.5.5要求，用读数指针读出4个观察点的状态，并将它们的逻辑 状态和逻辑分析波形填入表3.5.5中。图 3.5.12表 3.5.5:71234占八、状 波状波状 波状波变昼L L态 形态 形态 形态 形输A1011B0110入0001Ci输 出SCi四、实验室操作实验内容:设计两个一位二进制数相加的全加器:1.进行逻辑抽象分析：考虑的来自低位的进位将两个1位二进制数相加，称为全加。设A、 B是两 个加数，C为来之低位的进位，S是它们的和，Ci是向高位的进位。则根据二 进制数相加的规律，可以写出它们的真值表。2 .写出全加器的S 和Ci的逻辑表达表。Ci3 .根据全加器的 逻辑表达表画出电路 图。4 .根据电路图选 取集成电路，并在数字 实验台上搭好实验电 路。5 .在实验台上进 行全加器实验，并填好 表 3.5.6。表 3.5.6:五、实验报告要求:1 .完成仿真实验中的表353y 3.5.5的填写。2 .总结设计全加器实验的分析、步骤和体会，写出完整的设计报告。六、实验设备及材料：1 .仿真计算机及软件 Mu