睿智cpld开发板用户手册10版本

1、睿智 CPLD 开发板用户手册伟欣科技®睿智 EPM 240/570CPLD 开发板用户手册1.0 版本睿智 CPLD 开发板用户手册提醒：1.开发板利润微薄，因此我们仅提供技术支持，有请在论坛相关版块发帖子咨询。当然我们会在手册里尽量详细的说明必要信息。2.发现部分客户根本不查看本手册，在使用过程中完全摸索，走了很多弯路！手册里对新手常见及注意事项都有说明，您看一看，节省的是您的时间。在此强烈建议您收到板子，先认真阅读本文档，优先阅读第一章、第四章内容！更新日期：201273请关注，最新文档及资料、代码将在发布，不另行单独通知！睿智 CPLD 开发板用户手册我们的 FPGA 开发网

2、： 淘宝店：邮箱：OurFPGA提醒：请您在使用此开发板前，认真阅读此说明书，并将此妥善保管，在习中，可能会经常使用！欢迎对 FPGA、单片机等感的朋友登陆，参加技术交流，技术资料。在普通会员区，提供了约 200 多门教程（截止到 2012217 的数量，每周会更新添加，数量还在增加中。），来访！现在立即去体验一下：睿智 CPLD 开发板用户手册简介CPLD、FPGA 与 EDA 技术是目前相当热门的技术，实际上，EDA 技术已经成为目前电子行业应用最的技术之一，未来的就业和发展前景相当好！甚至，有的时候，“熟悉CPLD、FPGA”就意味着高薪！目前有众多朋友热切的期望能学习 FPGA、CPL

3、D 知识，这方面的技术实践性极强，拥有一块适合学习需求的开发板是非常有必要的！市面上 FPGA 类的开发板价格相对来说，还是比较高的，如果是学习数字逻辑电路设计开发、熟悉硬件描述语言类的话，CPLD 是一个相对来说，成本和门槛都适中的选择，而且学过 CPLD，再做 FPGA，基本都是相通的，非常容易入门。睿智CPLD 开发板正是为此推出的性价比很高的开发板！采用 Altera 公司的CycloneII 系列EPM240T100、EPM570T100 作为处理器进行设计，并带上最经典最常用的一些外设，非常适合初中级学习者使用！这块 CPLD 开发板通过巧妙的设计，既可以单板使用，也可以绕过板载外

4、设，仅当核心板使用，用于的设计或电子设计大赛，扩展性极好。板上集成了最常用和经典接口，所有的外设经过精心分配及设计！同时，开发板的配套光盘提供相当丰富的实验代码及各种参考文档。只要您发挥的想像，可以充分的利用它，完成很多实用的功能和设计，特别是对想入门硬件描述语言 Verilog,VHDL 的初中级学习者，即节省了成本，又能达到学习的目的。睿智 CPLD 开发板用户群体面向广大的高校相关专业学生、电子者、科研、企事业的开发设计，适合于原型的快速生参加各种电子设计大赛、学习CPLD 技术入门，课程设计以及毕业设计等，亦可用于系统设计前期快速评估设计方案。睿智 CPLD 开发板用户手册第一章 注意

5、事项（必看！）我们认为以下几条是特别重要的提醒事项，将其放在最前面，请认真阅读并牢记！1.1及环境推荐使用 Windows XP 中文版系统使用开发板及安装相关！本开发板配套使用的说明文档、代码、程序、文档等信息均在 XP 中文系统下测试。使用统一的电脑环境，有利于避免使用其它系统造成的未知错误，也有利于出现后，利于各学友交流！Altera 的版本在不断的升级，目前我们推荐使用最新版本 QuartusII11.0,此版本经作者使用，认为各方面功能均达到最好，并且支持中文注释（此功能对于初学者是很非常方便的），光盘中附带了安装包。Quartus II安装目录不要有中文和空格。详细情况请参考后面章

6、节的安装说明。关于 QuartusII安装，在后面有详细步骤说明，请大家耐心阅读，并仔细认真按说明操作，不要想当然，目前发现，很多客户收到开发板，出现最多的就是的安装和，明明手册提供了安装详细说明，可有部分人就是不愿意看，在那里瞎捣腾，结果弄得装不好，了不，在那里急得蹦，火急火燎的找技术支持，但又听不进去建议。在这里强调一下，初学者还是认真的按说明来操作，安装与不是技术活，没有任何技术含量，只要按手册上认真操作，一定能。1.2 JTAG 的插拔安全开发板带有JTAG接口，严禁带电拔插 JTAG线！带电操作容易对 CPLD的内部配置部分电路造成致命损坏，损坏后是无法修复的！而且主是最易损坏的，也

7、是不给保修的。请牢记一条：插拔线时必须断电！图 1.1 为 JTAG 接口位置示意图：图 1.1接口 JTGA睿智 CPLD 开发板用户手册1.3 外接 5V 电源、外接 USB 供电开发板供电为 5V 输入，推荐使用我们店内的标准 5V/2A 电源，内正外负。如果使用其它电源，请您一定确认输出电压是否为 5V，以免由于电压不同造成开发板损坏！ 为方便，板上也提供了 USB 插座，可以使用 USB 线供电，但两种供电方式只用选择一种即可。注意图 1.2 中蓝白色那个按键就是全板电源总开关，接通电源，这时开发板上有电源指示灯 D1 点亮。正常情况下：板载的流水灯程序就运行了（出厂测试烧写的程序）

8、。图 1.2 5V 电源接口及开关1.4 载板 EPM240T100 或 EPM570T100 的说明本手册截图及相关信息大部分以 EPM240T100 为实例说明，对于 EPM570T100 也同样适用，此两款封装相同，但有 4 个引脚不同EPM240T100C5N 的 PIN37、39、88、90 是做为I/O 的。EPM570T100C5N 的 PIN37、90 必须接GND；PIN39、88 必须接 3.3V。因此，如果您的板子是 EPM570T100C5N，板子的扩展排针上 P1,P2 上，应该是带 4个短接跳冒的，这几个跳冒必须带上，不可拆下，否则电路不能正常工作。睿智 CPLD

9、开发板用户手册第二章 硬件电路详解2.1 睿智 CPLD 开发板图 2.1 为睿智 CPLD 开发板。注意：拿到手上的硬件上可能与下图略有变动，以实际为准。图 2.12.2 睿智 CPLD 开发板概述CPLD 主采用 Altera 公司高性价比:MAXII 系列 EPM240T100C5N、EPM570T100C5N;注意：PCB 是同时支持两种的：EPM240T100C5N、EPM570T100C5N，两者从封装上是一样的，但有 4 个引脚定义不同：EPM240T100C5N 的 PIN37、39、88、90 是做为IO 的。EPM570T100C5N 的 PIN37、90 必须接GND；P

10、IN39、88 必须接 3.3V。因此，如果您的板子是 EPM570T100C5N，板子的扩展排针 P1，P2 上，应该是带 4个短接跳冒的，这几个跳冒必须带上，不可拆下，否则电路不能正常工作。睿智 CPLD 开发板用户手册部分硬件：板载 50MHz 有源晶振，提供系统工作主时钟；同时提供备用时钟焊盘（需自行提供需要的时钟，在 PCB 板的背面）采用 1117-3.3V 稳压，提供 CPLD 工作电压；精心的去耦设计，采用大量去耦电容；提供 5V 直流电源插座；红色电源指示灯自锁按键电源开关；一个系统复位按键 Reset，也可做为用户输入按键；所有 IO 口通过 2*20 排针引出，2.54m

11、m 间距；所有 IO 引脚编号均清晰标明，使用过程中不用查看原理图的 I/O 管脚对应，十分方便板载外设部分硬件：板载 6 个按键，可做按键，数字逻辑基础实验等；板载 8 位 LED 发光二极管，做数字逻辑基础流水，显示等实验；板载 8 位数码管，做动态或静态数码管显示实验，频率计，秒表等；板载 4 位拨码开关，可做开关等实验；板载 1 个蜂鸣器，可用作及音乐实验；设有 LCD1602 液晶屏接口，做字符显示实验（不LCD）；设有 LCD12864 液晶屏接口，做汉字、字符等显示实验(不LCD）；RS232 串口，可做串口通讯实验；PS2 接口，可做 PS/2 键盘实验；具有温度传感器接口（标

12、配不带元件），可以做温度计实验；TLC549 AD 转换器，可以做电压表等实验；TLC5615 DA 转换器，可做 DA 输出实验；ULN2003 步进电机模块；红外线接收模块；VGA 接口，可做显示器实验等；振；32.768KHzTL431，可作为 2.5V 电压基准源，可调电位器，调节 DA 值；睿智 CPLD 开发板用户手册I2C 串行 EEPROMAT24C08，做 IIC 总线实验；PCF8563T 实时时钟；2.3 开发板电路详解2.3.1 CPLD 主以下摘自 Altera 官网主页的相关：MAXII 是有史以来功耗最低、成本最低的 CPLDAltera 的MAX® I

13、I 系列CPLD 是有史以来功耗最低、成本最低的CPLD。MAX II CPLD基于性的体系结构，在所有 CPLD 系列中，其I/O 引脚的功耗和成本都是最低的。随着 MAX IIZ 的推出，有三种型号都使用了同样的创新 CPLD 体系结构：MAX II CPLDMAX IIG CPLDMAX IIZ CPLD这一瞬时接通的非器件系列面向蜂窝设计等通用低密度逻辑应用。不但具有传统 CPLD 设计的低成本特性，MAX II CPLD 还进一步提高了高密度的功耗和成本优势，这样，您可以使用 MAX II CPLD 来替代高功耗和高成本 ASSP 以及标准逻辑 CPLD。MAX II 器件系列的高级

14、特性MAX II CPLD 支持高级功能集成，以降低系统设计成本。这一部分MAX II CPLD的高级特性。低功耗· 十分之一的功耗 (和前一代3.3V MAX 器件相比)睿智 CPLD 开发板用户手册· 1.8V 内核电压降低了功耗，提高可靠性。· CPLD 业界最低的待机规范，大大延长了电池供电时间。· 自动启动/停止功能，CPLD 不使用时关断。低成本体系结构· 以一半的价格实现四倍的密度 (和前一代 MAX 器件相比)· 通过设计，减小了管芯面积，I/O 引脚成本在业界是最低的。高性能· 支持高达300 MHz 的内

15、部时钟频率· 性能加倍(和3.3-V MAX 器件相比 )独特的特性· 板上振荡器和用户闪存· 不需要分立振荡器或者非器，减少了数量。实时在系统可编程能力(ISP)· 器件工作时，可第二个设计。· 降低了现场更新的成本灵活的 MultiVolt 内核· 片内电压稳压器支持3.3-V、2.5-V 和1.8-V 供电· 减少了电源数量，简化了电路板设计。并行闪存加载功能· 提高了板上不兼容 JTAG 闪存的配置效率· 通过 MAX II 器件实现 JTAG 命令，简化了电路板管理。I/O 能力· M

16、ultiVolt I/O 支持和1.5-V、1.8-V、2.5-V 以及3.3-V 逻辑电平器件的接口触发器、可编程摆率和可编程驱动能力提高了信号完整性·使用方便的· Altera的 Quartus® II版支持所有的 MAX II CPLD，优化了引脚锁定适配，提高了性能。· Quartus II中新的 MAX+PLUS® II “look-and-feel”选项增强了的易用性睿智 CPLD 开发板用户手册MAX II CPLD 应用MAX II 器件面向常见的通道应用 ，：· 上电排序· 系统配置· I/O 扩

17、展· 接口桥接更详细的说明，可以参考以下连接内容板载主的 datasheet.见图 2.2 所示，更详细的信息可以参考光盘内附带的 MAXII图 2.2 板载主开发板上CPLD 主的原理图如图2.3 示。如果原理图在本文中显示不清晰，请参考配套光盘中的 PDF 格式原理图，可放大查阅。睿智 CPLD 开发板用户手册U1BU1A2PIN 23PIN_34PIN 45PIN 56PIN_67PIN_78PIN 812CLK014CLK115PIN 1516PIN 1617PIN_1718PIN_1819PIN 1920PIN 2021PIN_2126PIN_2627PIN 2728PIN

18、_2829PIN_2930PIN 3033PIN 3334PIN_3435PIN_3536PIN 3637PIN 3738PIN_3839PIN 3940PIN 4041PIN_4142PIN_4243PIN 4344PIN 4447PIN_4748PIN_4849PIN 4950PIN 5051PIN_51EPM240T100C5EPM240T100C5图 2.3 主的 2 个 BANK 图2.3.2 电源电路电源是保证整个正常工作最重要的部发板外部输入 5V 电源，为方便，板上也提供了 USB 插座，可以使用 USB 线供电，但两种供电方式只用选择一种即可。蓝白自锁开关可两种供电方式切换，

19、抬起：外部电源（适配器）供电；按下：USB 供电；5V 经过 11173.3V 稳压后输出 3.3V。D1 为电源工作指示灯，同时电源输入及输出部分设计了高质量钽电容用作电源滤波处理，提高系统电源性。电源部分的原理图如图 2.4所示。BANK 2BANK 1IO IO IO IO IO IO IOIO/GCLK0 IO/GCLK1IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IOIO/DEV_OE IO/DEV_CLRnIO IO IO IO IOIO IO IO IO IO IO IO IOIO/GCLK2IO/

20、GCLK3IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO IO52 PIN_5253 PIN 5354 PIN 5455 PIN_5556 PIN 5657 PIN 5758 PIN_5861 PIN_6162 CLK264 CLK366 PIN_6667 PIN 6768 PIN 6869 PIN_6970 PIN_7071 PIN 7172 PIN 7273 PIN_7374 PIN_7475 PIN 7576 PIN_7677 PIN_7778 PIN

21、 7881 PIN 8182 PIN_8283 PIN_8384 PIN 8485 PIN 8586 PIN_8687 PIN 8788 PIN 8889 PIN_8990 PIN_9091 PIN 9192 PIN 9295 PIN_9596 PIN_9697 PIN 9798 PIN 9899 PIN_99100 PIN 1001PIN 1睿智 CPLD 开发板用户手册图 2.4电源电路图 2.5 是主的电源和地处理，3.3V 作了滤波处理，这里要说明的是：电源稳定性是系统非常重要的前提保证图 2.5 主供电电源电路睿智 CPLD 开发板用户手册2.3.3 时钟和复位电路开发板采用 50M

22、 有源贴片晶体提供运行时钟，时钟和复位电路如图 2.6，图 2.7所示，开发板中对时钟引脚处理如下：(一) CLK0 用工作时钟，直接接入 50MHz 晶振；(二) CLK1 用作预留时时钟；(三) CKL2、CLK3 用户输入引脚，用排针引出了，供用户使用；复位占用的 PIN41,不仅可以做复位，也可以做按键。请灵活运用。图 2.6 时钟电路图 2.7 复位电路睿智 CPLD 开发板用户手册2.3.4 JTAG 电路开发板的JTAG电路如图 2.8 所示。在这点上，Altera 的 CPLD 不同于 FPGA，FPGA 一般有两个口，有的朋友，可以做下比较。这部分电路都是固定不变的，用户想了

23、解更详细的情况，建议参考 Altera 公司非常详细的说明。提供的 datasheet，那里有图 2.8 JTAG电路2.3.5 扩展 IO 分配电路开发板 IO 通过 P1，P2，二个排针引出，也就是说，完全可以把当做板使用，用户可以通过开发板外接其他电路，方便快捷，扩展 PACK 的原理图如图 2.9 所示。图 2.9 扩展 PACK 原理图睿智 CPLD 开发板用户手册2.4 板载外设电路详解2.4.1 按键及 LED接口板上具有 6 个按键和 8 个LED，电路如图 2.10 所示，对于按键电路部分，如果输出低电平，则表示按键按下。电路中电阻 R33R38 均为保护作用，以防止 FPG

24、AIO 设为输出且为高电，在按键按下时直接对地短路。图 2.10按键和 LED 电路2.4.2 拨码开关电路4 位拨码开关电路很简单，一般拨上去后，开关的两脚相连通，如图 2.11 所示。图 2.11 拨码开关电路睿智 CPLD 开发板用户手册2.4.3 蜂鸣器电路蜂鸣器使用 PNP 三极管驱动，如果在 BEEP 输入一定频率脉冲时，蜂鸣器会响，改变输入频率可以改变蜂鸣器的响声。原理图如图 2.12 所示。图 2.12 蜂鸣器电路2.4.4 七段数码管显示电路七段数码管显示电路如图 2.13 所示，数码管是共阳极的，当位码驱动信号为 0 时，对应的数码管即操作；当段码驱动信号为 0 时，对应的

25、段码点亮。位码由于电流较大，采用了三极管驱动。图 2.13 七段数码管显示电路睿智 CPLD 开发板用户手册2.4.5 液晶 1602 与 12864 显示电路接口板上设有液晶 1602 与 12864 的接口电路，如需要实验，需要自行安装选配的液晶器件，注意安装时，引脚的顺序。原理图见图 2.14。图 2.14 液晶 1602 与 12864 的接口电路2.4.6 RS232 串口电路RS232 串口电路如图 2.15 示，由于是 3.3V 系统，所以使用了 max3232 进行 RS232 电平转换，图 2.15 RS232 串口电路2.4.7 VGA 接口电路VGA 的接口电路如图 2.

26、16 示，本电路采用的是电阻的来产生 VGA 所需要的不压信号，为简单的 8 色产生电路，能够在 CRT 显示器上进行字符、颜色等的显睿智 CPLD 开发板用户手册示。VGA 接口电路2.4.8 PS/2 键盘、鼠标接口电路PS/2 接口是常用的输入接口，能够使用鼠标和键盘来作数据的输入，PS/2 键盘鼠标接口电路原理如图图 2.17 所示，使用 5V 电源供电，接口的数据线和时钟线均要接上拉电阻。图 2.17 PS/2 键盘、鼠标接口电路2.4.9 串行 DA、AD 电路DAC 电路使用一片串行接口的10位 DA 转换器 TLC5615，TLC5615是德州仪器公司生产的一款睿智 CPLD

27、开发板用户手册10位 D/A 转换器，电压输出，输出电压最大可达到基准电压的两倍，可带最小2K 欧姆的负载。这款带有上电复位功能，采用三线制串行总线接口，兼容 SPI 通信，最大转换时间为12.5微秒（输入从0x000变为0x3ff 或者从0x3ff 变为0x000，输出信号的时间），是一款性价比高、很常用的10位数模转换。串行 AD 电路采用单通道 8 位 AD 转换器 TLC549C，转换所需的电压基准由 REF+输入，电压基准定为 2.5V，AD、DA 电路、电压基准电路如图 2.18，图 2.19 所示。J1 Header 2VCC5VC29C30 VREFGND GND104104R

28、46VCC5V10KR4810KU4RW1 10K81VCCREF+AD_nCSR43220R72R471K2CLKANIN2AD_DATAR44220RC31104AD_CLKR45220R63DATREF-54/CSGNDTLC549CPGNDGNDVCC5VC33GND104U5DA DINR53100R18J2DIN CLK CSVCC OUT REFDA CLKR54100R27R561K12DA CSR55100R365VREFC341044DOUTAGNDT3Header 2TLC5615GNDGND图 2.18 DA、AD 电路图VCC5VL1100uHC24C25C26R42

29、105104102470GNDVREFT1VREF+ C27C28104 T2U3TL431CVSS10uF/16V1GNDRGND图 2.19 电压基准电路21312132睿智 CPLD 开发板用户手册2.4.10 I2C 接口电路I2C 通信协议是一个串行总线标准，使用串行数据线 SDA 和串行时钟线 SCL 在连接到总线的器件传递信息。每个器件都有一个唯一的地址作为识别标志，并且可以数据和接收数据，更详细的情况请参看 I2C 总线协议规范。板载电路如图 2.20 所示。I2C采用的是AT24C08，有关 AT24C08 更详细的情况参看其。图 2.20 IIC 电路图2.4.11 实时时

30、钟电路实时时钟电路图如图 2.21 所示。实时时钟使用的是 I2C 接口的低功耗的 CMOS 实时时钟/日历PCF8563T，它提供一个可编程时钟输出，一个中断输出和掉电检测器，所有的地址和数据通过 I2C 总线接口串行传输。最大总线速度为 400kbps,每次读/写数据后，内嵌的字地址寄存器会自动产生增量。图 2.21 实时时钟电路睿智 CPLD 开发板用户手册2.4.12 温度传感器电路接口板上设有经典 DS18B20 温度传感器电路，原理图如图 2.22 所示，板载未焊 DS18B20元件，为选配件。图 2.22 温度传感器电路2.4.13 红外线接收电路红外线部分采用的是、1838T万

31、能红外，电路很简单，如图2.231838示：图 2.23红外接收电路2.4.14 步进电机电路步进电机电路如图 2.24 示，采用了管驱动元件 ULN2003A 来驱动步进电机，只要正确输出 IO 的时序，即可步进电机转动。睿智 CPLD 开发板用户手册图 2.24 步进电机电路2.5 板载跳线说明拿到板子的朋友，可能会注意到板载好几处有跳线或跳冒，一般出厂时，默认是调试测试好的，在您未理解清晰这些跳线之前，不要随意去改动设置。以免造成不能正常工作。注意上图中所标示的编号，下面分别说明：编号 1：为板载全局 5V，3.3V，GND，即板子通电后，这些都是正常工作的，不需要跳冒！可以做为测试点或

32、外引电源使用；编号 2：5V 电源跳线，默认接短接冒（跳冒），即把全局 5V 与板载外设 VCC5V 相连；编号 3：3.3V 电源跳线，默认接短接冒（跳冒），即把全局 3.3V 与板载外设 VCC3.3V 相连；编号 4：数码管电源跳线，默认接短接冒（跳冒），这样，数码管才可正常工作；睿智 CPLD 开发板用户手册编号 5：载板 LED、拨码开关、按键的电源跳线，默认接短接冒（跳冒），这样，这三个硬件外设才工作；编号 6：AD、DA 输入 输出测试点，不需要跳冒；有了以上说明，使用过程中可以灵活运用，比如：编号 2、3 如果去掉短接冒，则板载外设均无电源，那么外扩排针基本上可以全部接到其它想

33、接的硬件上，做的动手实验，板子成了一个板；再比如：如果即想使用到板载数码管，但又要外接的硬件，则编号 2、3 按默认相连，编号 4 默认短接，编号 5 不接，则载板 LED、拨码开关、按键占用的 18 个 IO 仍可以接至的硬件外设上使用。睿智 CPLD 开发板用户手册第三章 配套光盘说明板配套光盘有 1DVD，提供了丰富的最新开发QuartusII 11.0 版版本，此版本支持中文注释，非常方便，包含硬件原理图，配套例程、用户手册、手册文档、精选 FPGA 相关、常用开发工具及、精选等等。由于配套光盘整理得已经很清晰，具体内容请查看光盘，在这里不再一一。目前例程是 Verilog，实际上我们

34、这边全使用的是 Verilog,还未深入学习 HDL 的，建议学习 Verilog。 VHDL 的我们会尽量照顾到，在后面安排更新例程，注意资料更新通知。睿智 CPLD 开发板用户手册第四章 开发及安装光盘中配套了相关的开发板，推荐使用。Quartus11.0: 主要用于编译、综合、；（必装），其它可以选择安装。另外，提供地址连接：下面地址到迅雷里即可。Quartus II 11.0 正式版Quartus 11.0 安装大家可以跟着一步步操作，首先安装 11.0_quartus_windwos.exe,参见光盘内的文件，示意图如图 4.1 所示。图 4.1 光盘内附带的安装包截图双击后 ，过小

35、会儿跳出 框，如图 4.2 所示，提示准备解压缩， ftp:/3.92GBftp:/1.01GB睿智 CPLD 开发板用户手册图 4.2 QuartusII 11.0 安装过程点击 lnstall，开始解压，如图 4.3 所示。图 4.3 QuartusII 11.0 安装过程解压完后，进行到下面一步，见图 4.4：睿智 CPLD 开发板用户手册图 4.4QuartusII 11.0 安装过程选择 Next,勾上“I agree.",再 next，所图 4.5 所示。图 4.5 QuartusII 11.0 安装过程到这一步时，注意一下：默认的目标文件夹是：c:altera11.0，

36、我这里把它改成装在盘了,直接将:改成D: ,这样安装在了D:Altera11.0,然后一路next,不做修改,如图4.6 和图4.7睿智 CPLD 开发板用户手册所示。图 4.6 QuartusII 11.0 安装过程图 4.7 QuartusII 11.0 安装过程然后就开始安装了，如图 4.8 所示，要等几分钟，可以起身出去透透气啦。睿智 CPLD 开发板用户手册图 4.8 QuartusII 11.0 安装过程提醒一下：安装过程中，有的杀毒会提示有风险，比如我电脑装的 360，就跳下面这个提示了，很显然，我们选择“本次操作”,如图 4.9 所示。图 4.9 QuartusII 11.0

37、安装过程睿智 CPLD 开发板用户手册图 4.10 QuartusII 11.0 安装过程安装好后，出现图 4.10 的提示，点确定。这里会跳出一 talkback 安装提示，一般我们不装，选择取消就行,如图 4.11 所示。图 4.11 QuartusII 11.0 安装过程然后到下面的这步，我们先暂时选择第二项，如图 4.12 所示，使用 30 天试用，这样连文件都不用了。睿智 CPLD 开发板用户手册图 4.12 QuartusII 11.0 安装过程这样可以打开了。注意，这个时候，只是装了，还没装 FPGA 器件文件，器件文件就是支持各种 Altera 器件的文件包，这个跟 11.0

38、前的版本有很大区别：以前的都是默认一起装的，现在灵活了，我们可以选择常用的器件包装，用不到的就不装了，因为有的器件可能你到用不上。注意：原版 11.0 的 11.0_devices_windows 包含了所有库文件，但容量太大，要一张 DVD 才装下。因此，我们把不用的库文件去掉了。仅保留了 CycloneII 及 MAX II 两个库文件。如果您需要用到其它库文件，请自行完整版本的安装文件，地址：到迅雷里ftp:/如果您暂时只想使用这块 CPLD 板子，那么只用装光盘内的文件即可，对于光盘内的11.0_devices_windows.zip ，就是我们抽取的文件，下面是安装：首先是解压 11

39、.0_devices_windows.zip，解压也要解压到英文目录下，比如：D:/soft/,目录不能有中文、字符等，需要注意的是存放目录不能有中文、字符等，否则会导致解压或安装失败，无法响应。解压后，点 setup.exe 打开安装。如果你点了，没响应，请立即查看安装文件是不是放在中文目录下了，改成英文的。按提示一步步操作下去。好了，到了这一步，见图 4.13 所示，注意：刚才 quartus 装在哪个目录下，器件包也要装在相同目录下。我这里装在 D 盘上，修改一下。睿智 CPLD 开发板用户手册图 4.13 QuartusII 11.0 安装过程下面，要选择 Altera 器件了，见图

40、4.14 所示。CPLD 开发板使用的是 MAXII 的器件，这个一定打上，Cyclone 也是可选的，其它器件不要选，因为安装包已经去掉了，然后一路 next 下去，见图 4.15，图 4.16.图 4.14 QuartusII 11.0 安装过程睿智 CPLD 开发板用户手册图 4.15 QuartusII 11.0 安装过程图 4.16 QuartusII 11.0 安装过程好了。我们装好了，但是想长期使用的话，就得。下面请各位认真操作：首先打开光盘里的 Quartus_11.0_x86器(内部版)，如图 4.17 所示。瞧，360 又跳出来了，很烦，看图 4.18 所示中那个红框，选择

41、“添加信任”，这个一定要选择哈，您电脑上如果是其它杀睿智 CPLD 开发板用户手册毒，可酌情处理。图 4.17文件截图图 4.18文件使用截图然后程序运行了，结果如图 4.19 所示：图 4.19文件运行界面截图点击“应用”后，又提示“未找到该文件。搜索该文件吗”，如图 4.20 所示，点“是”。图 4.20文件运行界面截图这时候，要找到D:altera11.0quartusbin 下的 sys_cpt.dll 文件，然后选中 sys_cpt.dll，睿智 CPLD 开发板用户手册点击“打开”。如图 4.21 所示。图 4.21文件运行界面截图生成 license.dat 文件，保存一下，可以

42、直接保D:altera 下，不管保哪里，就是不能保有中文目录或有空格的目录下。图 4.22 保存 license 文件把 license.dat 用记事本打开，然后将里的用您老的网替换。在 Quartus II11.0 的 Tools 菜单下选择 License Setup，下面就有 NIC ID，如图 4.23、图 4.24、图 4.25 所示。有的电脑上有好几个 NIC ID，这时候可以多试试，总有一个是的。睿智 CPLD 开发板用户手册图 4.23查看NIC ID图 4.24查看 NIC ID睿智 CPLD 开发板用户手册图 4.25 修改网在 Quartus II 11.0 的 Too

43、ls 菜单下选择 License Setup，然后选择 License file，最后点击 OK。注意：license 文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。见图 4.26所示，看到没有，下面已经是的了！注意，有的电脑是双网卡的，是有两个 NIC ID，只用一个去即可，有可能其中一个无法，那么请您再换另一个 ID 试。一定可以的。此在 Windows XP 和 Windows 7 的 32/64 位操下都过了，没有！Windows Vista 32/64 因为微软都放弃了，所以没有，理论上应该可以正常使用。此已经通过了测试，在其它某些杀毒下，也许被误认为是“”，这是杀毒智

44、能化程度不够的，所以只能暂时关闭之。睿智 CPLD 开发板用户手册图 4.26截图睿智 CPLD 开发板用户手册第五章 USB blaster 安装5.1Win XP 系统下安装说明插上 USB线后，等待提示发现了新的硬件，如图 5.1 所示：图 5.1 USB blaster 安装如果您的电脑一直没反应，可以更换一个 USB 口试试,最好是主机箱后面的 USB 口，不要用主机箱前箱面板那种外接口，建议使用 usb2.0 的口。参见图 5.2，选择“从列表或指定位置安装”。图 5.2 USB blaster 安装然后按图 5.3 所示，点浏览，找到相关驱动所在位置，把驱动目录指定 usbbla

45、ster 驱动的目录，请参考图 5.4 所示。睿智 CPLD 开发板用户手册图 5.3USB blaster 安装图 5.4USB blaster 安装睿智 CPLD 开发板用户手册然后点确定，开始安装驱动文件了，见图 5.5 所示。安装完成后，提示硬件安装，见图 5.6，图 5.7 所示。安装完后最好能重启下电脑。图 5.5图 5.6图 5.7睿智 CPLD 开发板用户手册5.2Win7 系统下安装说明Win7 系统下安装时，插上 usb blaster 后，有可能会提示如下：有的电脑不提示，不管怎样，我们按下面步骤来操作即可：1.第一步：打开 “开始菜单” 找到“和打印机”打开2点击未指定

46、的 USB Composite Device，也有的叫“未知”，见红色框：睿智 CPLD 开发板用户手册3双击打开“未知”，或是右击，点硬件>属性>驱动程序更新驱动程序睿智 CPLD 开发板用户手册到这步，要找到驱动程序所在目录，根据您上的情况选择一般，驱动程序在 Quartus 文件夹下的 driverusb-blaster 里，点击睿智 CPLD 开发板用户手册到此，驱动安装。睿智 CPLD 开发板用户手册第六章 USB 转串口线驱动安装现在很多个人电脑都不带串口了，所以如果要做串口实验（开发板上的串口与电脑通讯）的话，就无法完成。USB 转串口线就是来解决，USB 端接电脑主

47、机，串口端接开发板。我们提供的为：HL340 型 USB 转串口线（COM）九针串口。如下图示：安装驱动：）插上 USB线）等待提示发现了新的硬件，如下图示：然后出现下图提示，注意选择“从列表或指定位置安装”睿智 CPLD 开发板用户手册，浏览文件夹找到光盘内附带的 340 驱动，如下图示，点确定开始安装，过一小会儿提示安装，就可以正常使用了。步骤都很简单。睿智 CPLD 开发板用户手册睿智 CPLD 开发板用户手册第七章 参考例程使用、7.1 打开一个例程开发板收到后，大家可以试着用一下光盘里配套的例程，熟悉一下相关的操作。打开一个已有的工程很简单：拷贝配套光盘中的参考例程包到硬盘上，解压，

48、注意请放在英文目录下，并且不要有空格。打开 QuartusII 11.0，在菜单 File 里选择“Open Project”找到实例工程包，打开 01_led1睿智 CPLD 开发板用户手册打开工程文件后，如下图所示：7.2 用 JTAG睿智 CPLD 开发板用户手册也很简单，点击工具栏上的编程选择，如下图红色框所示：点击下图示的“Hardware Setup”,然后在选择硬件为：“USB blaster”.睿智 CPLD 开发板用户手册关闭后，回到编程窗口，注意下图中各个红色框选择，上图重点地方打了红框，并编号 1，2，3，4，依次如下：1.选择器硬件，前面已经设好；usb blaster

49、线接在开发板的 JTAG 口2.选择文件，点击 ADD File，把.pof 的文件加进来；3.Program configure 打；4.点 START；点"start"，然后程序就开运行了。睿智 CPLD 开发板用户手册第八章 MSimAltera 6.5 实例指导此处默认您已经安装好 quartus11.0。8.1 Msim_Altera_ase安装睿智开发板配套光盘内提供了 Maltera start edition，即入门版， 多功能吧。sim Altera ase 的安装包，ase 版本是使用的；ae 是 altera edition，需要，支持更但对于我们，a

50、se 版本已经足够了。装上就能使用。就不费的事了。如想安装 ae 版本，请参考 Bingo 写过的，网页地址如下：此处安装11.0_Altera_Msim_ase_windows.exe，。具体步骤如下：（1）打开安装目录下的 setup，一路 next，直到选择路径的时候，选择与 quartus ii安装目录相同的路径。如下图所示，电脑上装在 E 盘上了，您要根据您的设置来改。（2） 继续 next，静默，等待安装完毕（3） 安装完毕，出现以下界面：（4） OK，Finish！（5） 打开 Quartus II，打开菜单 Tool-Options，在 EDA Tool Options 中的Msim-Altera，选择 Mol