一个典型的嵌入式系统设计和实现

1、关键字： 嵌入式系统设计  ARM  FPGA  多功能车辆总线  Multifunction Vehicle Bus  在计算机、互联网和通信技术高速发展的同时，嵌入式系统开发技术也取得迅速发展，嵌入式技术应用范围的急剧扩大。本文介绍了一种基于ARM和FPGA，从软件到硬件完全自主开发多功能车辆总线(Multifunction Vehicle Bus)MVB?B嵌入式系统的设计和实现。系统设计和实现通常来说，一个嵌入式系统的开发过程如下： 1. 确定嵌入式系统的需求； 2. 设计系统的体系结构：选择处理器和相关外部设备，操作系统，开发平台以及

2、软硬件的分割和总体系统集成； 3. 详细的软硬件设计和RTL代码、软件代码开发； 4. 软硬件的联调和集成； 5. 系统的测试。一、步骤1：确定系统的需求： 嵌入式系统的典型特征是面向用户、面向产品、面向应用的，市场应用是嵌入式系统开发的导向和前提。一个嵌入式系统的设计取决于系统的需求。1、MVB总线简介 列车通信网（Train Communication Network,简称TCN）是一个集整列列车内部测控任务和信息处理任务于一体的列车数据通讯的IEC国际标准（IEC61375-1）, 它包括两种总线类型绞线式列车总线(WTB)和多功能车厢总线(MVB)。 TCN在列车控制系统中的地位相当与

3、CAN总线在汽车电子中 的地位。多功能车辆总线MVB是用于在列车上设备之间传送和交换数据的标准通信介质。附加在总线上的设备可能在功能、大小、性能上互不相同，但是它们都和 MVB总线相连，通过MVB总线来交换信息，形成一个完整的通信网络。在MVB系统中，根据IEC613751列车通信网标准， MVB总线有如下的一些特点：拓扑结构：MVB总线的结构遵循OSI模式，吸取了ISO的标准。支持最多4095个设备，由一个中心总线管理器控制。简单的传感器和智能站共存于同一总线上。数据类型：MVB总线支持三种数据类型： a.过程数据：过程变量表示列车的状态，如速度、电机电流、操作员的命令。过程变量的值叫过程数

4、据。它们的传输时间是确定的和有界的。为保证这一延迟时间，这些数据被周期性地传送。 b.消息数据：消息被分成小的包，这些包分别被编号并由目的站确认。消息包及与之相关的控制数据形成消息数据。消息数据以命令方式传输。功能消息被应用层所使用；服务消息用于列车通信系统自身的管理等。 c.监视数据：是短的帧，主设备用它作同一总线内设备的状态校验、联机设备的检测、主权传输、列车初运行和其它管理功能。介质访问形式：MVB总线支持RS485铜介质和光纤。其物理层的数据格式为1.5Mbps串行曼彻斯特编码数据。MVB的介质访问是由总线管理器BA进行管理的，总线管理器BA是唯一的总线主设备，所有其它设备都是从设备。

5、主设备按照某种预定的顺序对端口进行周期性轮询，在周期的间隔中，主设备转而处理偶发性请求。可靠性措施：MVB容错措施包括 发送的完整性：链路层有扩充的检错机制，该机制提供的汉明码距为8，可检测位、帧和同步错误。 故障的独立性：通常对铜介质进行完全双份配置，以确保设备故障的独立性。 发送的可用性：可用性可以通过介质冗余、电源冗余、管理器冗余等措施得以提高。2、MVB系统的基本需求如下： a. 完全与IEC-61375-1(TCN) 国际标准兼容，支持MVB总线定义的三种数据类型过程数据，消息数据，监视数据。 b. 系统可配置成为： i. 总线管理器（BA）功能 ii. 总线管理器（BA）功能和通信

6、功能 iii. 独立的通信功能 c. 采用ARM7TDMI的处理器 d. 采用实时操作系统 e. 供TCN的实时协议栈协议（RTP） f. 支持 4096 逻辑端口的过程数据 g. 支持与上位PC104主机的双口RAM接口 h. 输入电压5V i. 工作环境温度：4075 3、其他需求 多功能车辆总线MVB系统与用户的列车控制系统同步设计，有着严格的时间限制。二、步骤2：设计系统的体系结构，协同分配硬件/软件方面的要求 嵌入式系统包含硬件和软件两部分：硬件架构上以嵌入式处理器为中心，配置存储器、I/O设备、通信模块等必要的外设；软件部分以软件开发平 台为核心，向上提供应用编程接口（API），向

7、下屏蔽具体硬件特性的板级支持包BSP。嵌入式系统中，软件和硬件紧密配合，协调工作，共同完成系统预定的 功能。根据OSI的七层模型可以确定链路层和物理层由硬件实现，其他各层由软件实现，如图1。图1：MVB的OSI模型和MVB系统软硬件划分。1、嵌入式操作系统选择： · 通常而言，为一个嵌入式系统选择操作系统要考虑如下几个因素： · 操作系统支持的微处理器 · 操作系统的性能 · 操作系统的软件组件和设备驱动程序 · 操作系统的调试工具，开发环境、在线仿真器（ICE）、编译器、汇编器、连接器、调试器以及模拟器等等 · 操作系统的标准兼容性

8、 · 操作系统的技术支持程度 · 操作系统是提供源代码还是目标代码 · 操作系统的许可使用情况 · 操作系统的开发者声誉状况 根据系统的需求和以上的原则，在MVB系统中采用了Vxworks实时操作系统，VxWorks是风河公司（Windriver）开发的实时操作系 统之一，以其优秀的可靠性、实时性及内核的可裁减性，被广泛应用于通信、军事、航天、航空、工业控制等关键行业领域，其开发环境为Tornado。2、处理器的选择： 在为嵌入式系统选择处理器时需要考虑以下几个方面： · 性能：处理器必须有足够的性能执行任务和支持产品生命周期。 ·

9、工具支持：支持软件创建、调试、系统集成、代码调整和优化工具对整体项目成功与否非常关键。 · 操作系统支持：嵌入式系统应用需要使用有帮助的抽象来减少其复杂性。 · 开发人员过去的处理器经验：拥有处理器或处理器系列产品的开发经验可以减少可观的学习新处理器、工具和技术的时间。 · 成本，功耗，产品上市时间，技术支持等等 在本系统的设计中，综合以上各方面的因素，考虑到处理器性能，操作系统支持以及列车上严酷的工业环境等等，在MVB系 统中选用了ATMEL用于工业控制领域的工业级的AT91系列ARM处理器AT91M40800，它是基于ARM7TDMI内核，内含高性能的32位

10、RISC处理器、16位高集成度指令集、8KB片上SRAM、可编程外部总线接口（EBI）、3通道16位计数器/定时器、32个可编程I/O口、中断控 制器、2个USART、可编程看门狗定时器、主时钟电路和DRAM时序控制电路，并配有高级节能电路；同时，可支持JTAG调试，主频可达到40MHz。3、相关外部设备的选择： 在确定操作系统和处理器之后，就可以确定相关的外部设备，如FLASH，RAM，串口等等。在MVB系统中，MVB控制器 MVBC（Multifunction Vehicle Bus Controller）是一个MVB电路和实际的物理设备之间的接口控制器，它的主要功能是实现MVB总线信号与

11、数据帧的编解码，纠错等功能，是本系统中 要实现的关键的硬件模块。由于系统规模，上市时间等方面的要求，系统暂时不考虑ASIC实现，因此在MVB系统中用FPGA来实现这个关键模块，FPGA 是ASIC最灵活和最合算的替代方案。考虑到系统需求与FPGA资源，成本，供货情况等因素，最终选择了Altera公司的Cyclone系列FPGA, 其开发工具是Quartus II。4、MVB系统架构 由以上的需求分析和选型，完整的系统硬件架构和软件架构如图2图3所示图2：MVB系统的硬件架构。图3：MVB系统的软件架构。其中，处理器和 MVBC通过Traffic Memory（TM）进行通讯数据交换，所有软件和

12、MVBC要交换的控制信息和数据都可以在TM地址空间中找到，这个地址空间对处理器和MVBC都是可访问的。其示意图4如下图4：Traffic Memory。三、步骤3：详细的软硬件设计和RTL代码、软件代码开发 在系统架构确定的基础上，详细的软硬件设计就可以开始了。 1、硬件设计 硬件设计设计包括了MVB控制器的FPGA设计和MVB总线系统的板级设计，其中关键的MVB控制器的设计如图5图5：MVB控制器的框图。(点击放大该图)如图所示，MVB控制器包含以下功能模块： · 编码器：产生曼彻斯特编码，传送数据帧 · 发送缓冲区：作为要发送的数据和CRC检测值的缓冲区 ·

13、译码器：接收、曼彻斯特译码，数据提取、数据错误检测 · 接收缓冲区：作为接收端数据和CRC结果的缓冲区 · 报文分析单元：检测主帧和从帧超时，帧误检测、错误状态报告 · 状态控制寄存器：MVBC配置 · 主控单元：支持MVBC作为主设备或者从设备工作，支持队列消息传送 · 设备地址读取和储存单元：硬件定义的设备地址可以被不同的值覆盖 · 地址逻辑：把CPU对MVBC内部寄存器进行访问的输入地址进行解析；产生MVBC访问TM的输出地址 · 总线复用、转换单元：处理MVBC内部的数据传送 · 中断逻辑：支持16种中断源

14、； · 通用定时器：两个定时输出信号，可提供给系统同步使用 · 时钟产生电路:产生所有MVBC工作的时钟和计数器 2、软件设计 由于在MVB系统中，过程数据，消息数据，监视数据是三种不同的通讯机制，因此，MVB系统软件的模块设计如图6。图6：MVB系统软件模块。四、软硬件的联调和集成下面，以一个简单的例子来说明MVB系统的软硬件的集成和验证。 过程数据在MVB系统中是周期性发送的数据，其在本系统中的通讯机制如下：对于发送方，用户应用模块将一个端口的过程变量发送给过程数据处 理模块，过程数据处理模块按照逻辑端口的设置定时通过链路层接口模块更新Traffic Memory当中的

15、相应逻辑端口的数据，此时发送方软件的任务完成。发送方的MVBC硬件接收总线管理器BA定时发出的主帧，通过译码器解码得到相应的逻 辑端口的值，通过查询Traffic Memory相关的逻辑端口发送设置后将MVBC自动设置为发送状态，将逻辑端口的数据作为过程数据从帧通过编码器发出，如图7所示：图7：过程数据通讯示例。对于接收方，其接收过程与发送方相逆，接收方的MVBC硬件接收总线管理器BA定时发出的主帧，通过译码器解码得到相应的逻辑端口的值，通 过查询Traffic Memory相关的逻辑端口接收设置后将MVBC自动设置为接收状态将，在收到发送方发出的从帧后更新相应逻辑端口在Traffic Memory的数据并发出中断信号从而完成硬件的接收过程。接收方的软件可以用中断或定时查询的方式通过过程数据处理模块得到更新后的逻辑端口的